Forum: FPGA, VHDL & Co. Crc32 Problem mit crc_valid


von Thorben (Gast)


Angehängte Dateien:

Lesenswert?

Hallo anbei mein Code zur Ausgabe des Crc Valid Signals...
1
crc_valid_gen : PROCESS(clock, reset) 
2
BEGIN                                    
3
 IF(reset = '0') THEN 
4
     crc_valid <= '0'; 
5
 ELSIF( clock 'EVENT AND clock = '1') THEN 
6
    IF(data_valid = '1' AND eoc = '1') THEN 
7
        crc_valid <= '1'; 
8
    ELSE 
9
        crc_valid <= '0'; 
10
    END IF; 
11
 END IF;    
12
END PROCESS crc_valid_gen;

mein Problem ist nur das wenn genau der Fall beim Ende mein Valid Signal 
keinen wirklichen Highpegel erreicht wobei wie ich denke das Szenario 
dafür stimmt...siehe Bild!

Woran kann das liegen?

von abc (Gast)


Lesenswert?

Warscheinlich ist Reset auf '0'.

Das rot deutet auf 'U' oder 'X' hin beim valid, also entweder undefined 
oder multiple drivers.

von Thorben (Gast)


Lesenswert?

ja ich habs schon grad auch selbst gefunden...hatte in nem anderen 
process noch crc_valid mit drin und zu 0 gesetzt :D ne mitm reset is 
alles in Ordnung. war nur doppelt belegt^^ irgendwann verliert man auch 
mal bei simplen sachen die Übersicht :D

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.