Hallo zusammen, habe eine Frage bezüglich der CMOS implementierung. Im Angehängten png findet ihr einen Auszug einer logischen funktion (Full Adder) in CMOS. Die Funktion der SChaltung ist gegeben, d.h. ich habe simuliert und alles ist ok. Jetzt jedoch eine Frage: Ich hab das W/L verhältnis bei PMOS auf 45/2 und beim NMOS auf 5/2 gelegt. Der Inverter am Schluss hat ebenfalls einen Nmos und einen PMOS mit den gleichen W/Ls. Jetzt die Frage: Wie kann die Dynamik möglichst hoch gewählt werden? Der Inverter (symbol) hat zwischen Vdd und ground 2 transistoren mit 45/2 und 5/2 W/L Verhältnis. Weiterhin findet ihr vor dem Inverter 5 transistoren von Vdd nach Ground. 3 Nmos und 2 Pmos mit 5/2 und 45/2 W/L verhältnis. Wie ändert sich die Dynamic, wenn einmal im Inverter 2 Transistoren zw. Vdd und Ground liegen, und einmal der beispielhafte Auszug mit 5 Transistoren zw. Vdd und Gnd. Muss oder sollte man die W/L verhältnisse irgendwie anpassen ? Was für Auswirkungen hat das für die Dynamic? Gruss Dan
Angehängte Dateien:
-
AuszugCmos.png
(1,9 KB)
