VHDL Datentyp konvertierung

kurt schrieb:
> Der Code sieht so aus:
>  prod(i) := prod(i) + (a(i)(k) * b(k));
Warum schwant mir Übles?

> Der Code sieht so aus:
Dir ist schon klar, dass dieser Code zwar eine Matrix multipliziert, 
aber einen GIGANTISCHEN Ressourcenverbrauch hat. Denn da werden ja alle 
9 Multiplizierer und Addierer hintereinander parallel aufgebaut. Und die 
gesamte Rechenoperation damit gleichzeitig kombinatorisch ausgeführt. 
Ich tippe auf eine maximale Taktfrequenz um 20MHz auf einem schnellen 
FPGA...

> to_unsigned(5,1)
Was kann das wohl nur geben?
Eine 5 auf 1 Bit breit umgewandelt?
Nur "0" oder "1"...

> Der Code sieht so aus:
Das ist zu wenig. Zeig doch einfach mal deinen gesamten Code...

kurt schrieb:
> Warum parallel aufgebaut?
Weil eine for-Schleife in VHDL parallele Hardware instatiiert.

> Ist ja eigentlich nur eine elementweise
> Multiplikation von 2 Skalaren oder?
Aber eben GLEICHZEITIG.

> Es handelt sich dabei um 3 for loops (nicht gezeigt im Code). D.h. die
> Elemente werden nacheinander berechnet.
Nein. Die Funktion

1

function  matmul  ( a : t1; b:t2 ) return t3 is

wird in der Zeit 0 abgearbeitet. Das heißt so schnell wie möglich und 
ohne isrgendwelche Verzögerungen. In der Praxis wirst du da natürlich 
Laufzeiten durch die Multiplizierer und Addierer haben, die dir dann die 
maximale Taktfrequenz beschränken.

kurt schrieb:
> der Code entspricht diesem hier
Sicher nicht. Der Code dort hat ja nicht mal eine Entity oder ein 
Package...
Und falls doch: kein Wunder, dass das nicht geht. Sieh dir mal an, wie 
ein VHDL-Modul aufgebaut ist. Da steht am Anfang immer sowas:

1

library IEEE;

2

use IEEE.STD_LOGIC_1164.ALL;

3

:

4

:

> Existieren effizientere Methoden?
Definiere "Effizienz"!
Wo sind die Daten gespeichert? In einem RAM?
Wie greifst du darauf zu?
Kommen die Daten über eine Schnittstelle?

kurt schrieb:
> Ich hatte eigentlich vor die Matrizen einfach vorzudefinieren -
> anstatt dem x. Ist das möglich?
Ja.

kurt schrieb:
> derzeit möchte ich einfach nur mal die Multiplikation überprüfen
Warum denn? Die wird schon gehen...

kurt schrieb:
> Nur weiß ich leider nicht wie ich den Code testen soll?
Ich habe einfach in Xilinx ISE ein neues Projekt gemacht, alles in 1 
Datei reinkopiert, gespeichert und die Simulation gestartet. Und die 
lief soweit problemlos (siehe Screenshot)...

> Effizienz bzgl Ressourcenverbrauch meinte ich.
Eine Synthese dieses Codes ergibt:
Advanced HDL Synthesis Report
Macro Statistics
# Multipliers                                          : 60
 16x16-bit multiplier                                  : 60
# Adders/Subtractors                                   : 40
 32-bit adder                                          : 40
# Registers                                            : 640
 Flip-Flops                                            : 640
Allein diese Rechenoperation füllt ein S3 1000er FPGA zu 79%...  :-o
Aber die Taktfrequenz ist für S3 1000er FPGA doch immer noch 50MHz, das 
kann das offenbar besser als ich gedacht habe...

Um effizienter zu werden, mußt du das so machen, dass du nur 1 
Multiplizierer verwendest, und alle Elemente nacheinander aus dem 
Speicher holst, multipliziertst und wieder abspeicherst. Das passt dann 
nicht mehr auf 1 Bildschirmseite (oder bestenfalls nur bei sehr 
effizienter Schreibweise)...

kurt schrieb:
> Ich verwende das Cyclone II EP2C35F672C6 board. Könnte es u.a. sein dass
> der Hardware-Aufwand einfach zu groß ist.
Ja. Da steht es:
> error: u.a can't fit design in device

> könntest du den Code bitte anhängen.
Ähm, du selber schriebst doch:
kurt schrieb:
> wenn du bei den erwähnten Link ein bisserl runterscrollst siehst du den
> gesamten Code (bei den Kommentaren)
Und ich habe dann nur noch das gemacht:
> Ich habe einfach in Xilinx ISE ein neues Projekt gemacht, alles in 1
> Datei reinkopiert, gespeichert und die Simulation gestartet.
Aber bitte: die Datei ist im Anhang... ;-)
Die geht für die Simulation. Für die Synthese musste ich natürlich die 
Testbench auskommentieren...

kurt schrieb:
> d.h. es sind zu wenig Pins vorhanden oder?
Ja, weil ja jedes einzelne Bit der Matrizen über den Port nach aussen 
verdrahtet wird...

kurt schrieb:
> to_unsigned((5,16),(3,16))
Was erwartet die Funktion to_unsigned()?
Richtig: EINEN Wert und EINE Wortbreite.
Wenn, dann also so:
(to_unsigned(5,16),to_unsinged(3,16))

kurt schrieb:
> Angenommen ich möchte als Matrixeinträge Kommazahlen verwenden.
Was sind Kommazahlen?
Meinst du eine Gleitkommazahl?
http://de.wikipedia.org/wiki/Gleitkommazahl
Wie ist eine Kommazahl z.B. entsprechend IEE 754 definiert?
Wie sieht die Darstellung auf Bitebene aus?
Wie müsste dann ein simpler Addierer aussehen?
Merkst du was?
> Was ist der effizienteste Weg dafür? Konvertierung zu real?
EXTREMER AUFWAND!!!

kurt schrieb:
> und die 16 Bit unsigned Typen müsste ich dann wahrscheinlich alle auf
> 32 Bit erweitern oder?
Es ist tatsächlich WESENTLICH komplizierter und deshalb wird meist mit 
Festkommazahlen gerechnet. Das sind eigentlich "normale" Integer (womit 
auch alle bekannten Rechneverfahren wieder problemlos funktionieren) und 
bekommen nur irgendwo "gedanklich" ein Komma reinzentriert...

> Kann ich z.B. 3.52 irgendwie konvertieren? Gibts da einen Befehl?
Du stehst mit deinen Gedankengängen auf glattem Eis!
Hardware sieht keine Zahlen, sondern nur einzelne Bits. Und es ist eine 
aufwendige Arbeit, eine Fließkommazahl in einzelne Bits umzuwandeln und 
damit zu RECHNEN...
Probiers doch mal mit Festkommazahlen.
Beitrag "vhdl synthese error Signal <x> of type real is not supported."
http://www.edaboard.com/thread211127.html