ADC ATmega88PA Ergebnis immer gleich

[7_of_9 (Gast)]

Guten Abend,

ich benutze den ADC des ATmega88PA und möchte Vcc als Referenzspannung 
haben (bei mir 4V).
Leider bekomme ich immer den gleichen Wert, er ändert sich nicht, obwohl 
ich die Spannung am ADC0 variiere.
Allerdings bekomme ich den korrekten Wert, wenn ich den Controller nach 
der Spannungsänderung an ADC0 resette.

Es scheint so, als macht er einmal ne ADC-Wandlung und gibt mir dann 
immernur den gleichen Registerinhalt aus.

Ich habe mir zwischenausgaben über UART gemacht, um zu schauen wo es 
hängt, konnte aber nichts erkennen.
Was mich etwas wundert ist aber, dass die Warteschleife gar nicht 
ausgeführt wird, in der ich warte, bis der ADC fertig ist (polling von 
ADSC).

Problem besteht im üprigem an jedem ADC-Kanal.

UART-Ausagabe bei 2V an ADC0 (nach Controller-Reset): 002 003 005 003 
002
wobei 002, 003, 005 zwischenausgaben sind und 003 + 256*002 = 515 der 
ADC-Wert ist.

TNX
7

program led_matr_volt1;

var error: byte;
var wert: word;

procedure ADCinit();
begin
Soft_UART_Write(0); //sign we are in procedure
REFS0_bit :=1; //select Vcc as reference, VCC is 4V
ADEN_bit := 1; //enable ADC
Soft_UART_Write(1); //sign, we ran through procedure
end;

function readADC(channel: byte):word;
var temp,temp2:byte;
begin
      Soft_UART_Write(2);
      MUX0_bit := channel.0;
      MUX1_bit := channel.1;
      MUX2_bit := channel.2;
      MUX3_bit := channel.3; //channel selection
      ADSC_bit :=1;//starts conversion
      Soft_UART_Write(3);
      while ADSC_bit <> 0 do
          begin
               Soft_UART_Write(4);
          end;  //polling till conversion finishs
      Soft_UART_Write(5);
      temp := ADCH;
      temp2 := ADCL;

      result := temp*256+temp2;
end;

begin
  DDRC := 0x00;

  error := Soft_UART_Init(PORTB, 7, 6, 14400, 0);
  delay_ms(1000);
  Soft_UART_Write(77);
  ADCinit();
  while true do
  begin
       wert := READADC(0);
       Soft_UART_Write(lo(wert)); //lower  byte
       Soft_UART_Write(hi(wert)); //higher byte
       delay_ms(1000);

  end;
end.

[spess53 (Gast)]

Hi

Wie wäre es, wenn du mal einen vernünftigen Vorteiler für den ADC 
einstellst?

MfG Spess

[holger (Gast)]

ADCL must be read first, then ADCH.

[7_of_9 (Gast)]

@Mr. Spess Also ich muss sagen mit einem prescaler von 128 läufts besser 
;-)
@holger da hast du recht, ich vertausche jedoch immer rechts und links 
ausrichtung.

however es läuft nun!
many tnx

sie werden assimiliert!
7