Gast
#2227878
Hallo, Wenn ich versuche obige VHDL-Datei zu synthetisieren, erhalte ich folgende Fehlermeldung: Xst:1290 - Hierarchical block <rot_but1> is unconnected in block <top_level>. It will be removed from the design. Warum passiert das? Ich dachte ich binde es ein?