MIG v3.61 DDR2-Ram Pinout für Spartan 3an

[sniper1983 (Gast)]

Hallo an alle!

Ich beschäftige mich seit 3 Tage mit dem ucf File für den MIG Controller 
für das DDR2 Ram. In der Simulation funktioniert soweit alles, aber 
leider habe ich ein Problem bei der Anpassung des ucf Files an das 
Spartan 3an Starter Kit. Ich habe das Pinout laut Spartan 3an User Guide 
umgeschrieben und bin dann zurück in den CoreGenerator und wollte mit 
Verify UCF und Update Design das Design des MIGs an die neuen Pins 
anzupassen. Leider wirft mir MIG Generator etliche Warnungen und Fehler 
wie:

ERROR: Trying to allocate dq[15] to a wrong PAD in an IO tile in the 
bank 3. All the even dq signals (e.g. dq[0],dq[2]) should be allocated 
to the top pad and odd dq signals to the bottom pad in an IO tile in the 
bank 3 for the selected Spartan device. Use FPGA editor to know the PAD 
info of any pin.

WARNING: LUT delay location constraint 
"top_00/data_path0/data_read_controller0/gen_delay[1].dqs_delay_col0/fiv 
e-slice_x3y27"  for dqs_delayed column of dqs[1] is invalid or missing.

Hat jeamnd diesen Fehler/Warnung schon einmal gesehen bzw. wie behebe 
ich diesen Fehler/Warnung?

Ich habe weiters probiert das ganze mit dem originalen UCF 
durchzuführen. Dabei entstehen mir keine Fehler, aber leider dieselben 
Warnungen.

Herzlichen Dank im Voraus!

lg sniper1983