Richtige Terminierung eines SRAM bei 133 MHz Takt

RAMulaner Gast #2282324
Lesenswert?
• ▲
▼ 
Hallo!
Ich möchte ein GSI GS816032D SRAM (512K x 32)
http://www.datasheetcatalog.net/de/datasheets_pdf/G/S/8/1/GS816032.shtml
an einen Spartan 3A DSP anbinden. Leider bin ich mir nicht sicher, 
welche Terminierung hier angebracht ist, wenn ich das SRAM mit 133 MHz 
betreiben möchte. Das Datenblatt und der Hersteller empfiehlt leider 
nichts.
MiniLA ( http://www.mikrocontroller.net/articles/MiniLA ) verwendet auch 
dieses SRAM (allerdings mit 100MHz Takt) und terminiert gar nicht.

Zur Auswahl sehe ich
0) keine Terminierung
1) einen Serienwiderstand (22 Ohm), mittig zwischen FPGA und SRAM, der
   die Reflektionen dämpft
2) definierte Leitungsimpedanz und eine Terminierung mit Spannungsteiler
   (Thevenin-Äquivalent zu Leitungsimpedanz) am Ziel
3) definierte Leitungsimpedanz und Anschluß gegen halbe Versorgungs-
   spannung (also bei mir 1.25V) mittels Widerstand, wie bei einzelnem
   DDR Ram üblich
4) wie 3) mit zusätzlichen Serienwiderständen

Zur Zeit tendiere ich zu 1). Ist dies eine gute Idee?
Wie geht man bei einem Takt von 200 oder 250 MHz vor?

Ich wäre für jeden Hinweis und/oder Links zu AppNotes oder Büchern 
dankbar.
Viele Grüße
   Ron
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Falk B. #2282385
Lesenswert?
• ▲
▼ 
@RAMulaner (Gast)

>betreiben möchte. Das Datenblatt und der Hersteller empfiehlt leider
>nichts.

Was wohl daran liegt, das bei SDRAM, welches mit 3,3V CMOS Pegeln 
arbeitet, meist keine Terminierung genutzt wird.

>MiniLA ( http://www.mikrocontroller.net/articles/MiniLA ) verwendet auch
>dieses SRAM (allerdings mit 100MHz Takt) und terminiert gar nicht.

Siehste!

>0) keine Terminierung

Wird man bei fast allen Signalen machen.

>1) einen Serienwiderstand (22 Ohm), mittig zwischen FPGA und SRAM, der
>   die Reflektionen dämpft

Halbgar.

>2) definierte Leitungsimpedanz und eine Terminierung mit Spannungsteiler
>   (Thevenin-Äquivalent zu Leitungsimpedanz) am Ziel

Schluckt zuviel Strom.

>3) definierte Leitungsimpedanz und Anschluß gegen halbe Versorgungs-
>   spannung (also bei mir 1.25V) mittels Widerstand, wie bei einzelnem
>   DDR Ram üblich

Ist das Gleiche, siehe Wellenwiderstand.

>4) wie 3) mit zusätzlichen Serienwiderständen

Man wird vielleicht den Takt mit einer Serienterminierung betreiben, zur 
Beruhigung des Gewissen. Den Rest solide layouten und kurz halten, so um 
die 50mm. Dann passt das.

>Wie geht man bei einem Takt von 200 oder 250 MHz vor?

Dann isses DDR bzw. DDR2 SDRAM, und dort hat man SSTL, das wird nach 
Lehrbuch terminiert.

MfG
Falk

P S Und nicht wegen 10mm Leitungslängendifferenz den Kopf zerbrechen, 
das bringt selbst 200MHz DDR-RAM nicht aus dem Tritt.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Georg A. Gast #2282414
Lesenswert?
• ▲
▼ 
Das ist ein synchrones SRAM, da reicht bei der Geschwindigkeit 
eigentlich der Takt (CK) zur Terminierung aus, zumindest sollte man was 
vorsehen, dass der Takt nicht zu sehr verschrumpelt beim SRAM ankommt. 
Serielle Terminierung mit 22-47R müsste ausreichen, man kann ja noch 
Angst-Parallel-Terminierung vorsehen und nicht bestücken... Den Takt 
dann auch etwas isoliert vom Rest führen, damit es nicht zuviel 
Übersprechen gibt.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
RAMulaner Gast #2282457
Lesenswert?
• ▲
▼ 
Falk Brunner schrieb:
>>betreiben möchte. Das Datenblatt und der Hersteller empfiehlt leider
>>nichts.
>
> Was wohl daran liegt, das bei SDRAM, welches mit 3,3V CMOS Pegeln
> arbeitet, meist keine Terminierung genutzt wird.
In meinem Fall ist es zwar statisches RAM mit 2,5V Pegeln, aber das 
ändert ja nichts am Prinzip.


>>0) keine Terminierung
>
> Wird man bei fast allen Signalen machen.
Ok!

> Man wird vielleicht den Takt mit einer Serienterminierung betreiben, zur
> Beruhigung des Gewissen. Den Rest solide layouten und kurz halten, so um
> die 50mm. Dann passt das.
Ok! Dann werde ich nur die Taktleitung terminieren.

>>Wie geht man bei einem Takt von 200 oder 250 MHz vor?
>
> Dann isses DDR bzw. DDR2 SDRAM, und dort hat man SSTL, das wird nach
> Lehrbuch terminiert.
SRAMs gibt es in der vorliegenden Form bis 250 MHz ohne SSTL.

> P S Und nicht wegen 10mm Leitungslängendifferenz den Kopf zerbrechen,
> das bringt selbst 200MHz DDR-RAM nicht aus dem Tritt.

Vielen Dank für Eure schnellen Antworten und die guten Hinweise.
Viele Grüße
  Ron
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren