Forum: Mikrocontroller und Digitale Elektronik EMV-optimierter SD-Karten Anschluss so O.K.?


von Peter H. (spacedoc)


Angehängte Dateien:

Lesenswert?

Hallo liebe User,
ich habe schon viel über den SD-Card Anschluss an einen µC hier 
gelesen...und nein mir geht es nicht um Spannungsteiler oder ähnliches. 
Ich versuche ein möglichst EMV-optimales Design mit möglichst wenig 
Störungen auf VCC und GND zu erreichen.

VCC ist bei mir 3,3V, Standardbeschaltung der I/O`s laut ChaN`s 
"avr_mmc.png" in der ffsample.zip.

Chan`s Seiten (sowie dieses Forum) waren bisher eine große Hilfe, aber 
auf
[[http://elm-chan.org/docs/mmc/mmc_e.html]]
How to Use MMC/SDC -> Rubrik "Cosideration to Bus Floating and Hot 
Insertion"
bin ich auf einen Widerspruch zum Schaltungsdesign der "avr_mmc.png" 
gestoßen. Vielleicht habe ich seit Tagen ein Brett vor dem Kopf, aber 
warum ist in der "avr_mmc.png" der 4.7µF C und die Spule hinter dem FET 
(am Drain)?
Wenn der AVR das Gate des p-Channel FET low-zieht entsteht doch gerade 
erst ein Spannungseinbruch auf VCC als ob ein kurzer drin wäre, sogar 
noch viel schlimmer als ob man eine Karte allein reingesteckt hätte?

Ich habe es wie im angehängtem Bild gelöst. Idee war C und L auf der 
Source-Seite dranzuhängen, diese werden "vorgeladen" sobald VCC anliegt. 
Wird jetzt eine Karte entdeckt und der AVR zieht das Gate low wird VCC 
durch die 3 C`s und die Spule gestützt, da die Kondesatoren vorgeladen 
waren. Der 100nF ist als Abblockkondesator gedacht und das Ferrite-Bead 
soll die VCC noch sauberer halten.

Zuviel des Guten oder was meint Ihr?

von Peter H. (spacedoc)


Lesenswert?

Kann mir keiner sagen ob dass EMV-technisch Sinn macht?
Die Spule könnte evtl. auch auf die Drain-Seite da sie ja nur den 
in-rush current limitiert? Ist das denn so?

Also:

SD - C100nF - L22mH - Drain-Source - C4,7uF(nah) - C47uF(nah) - 
C220uF(fern) - VCC
mit nah meine ich möglichst nah am SD-Connector.

Habe halt die Sorge ob es logisch Sinn macht und ob sich irgendwelche 
Schwingungen aufbauen.

Nochmals als Vergleich Chan hatte in seinem Layout:

SD - C4,7uF - L22mH - Drain/Source - C220uF(fern) - VCC

Hier hatte ich den Eindruck das im Moment wo der FET durchschaltet 
erstmal ein hoher strom fliesst, weil der C (und der C der SD-Karte) 
geladen werden muß und so die VCC kurzeitig einbricht (und der Brown-out 
anschlägt, etc.)

Bitte um Komentare.

von Logo (Gast)


Lesenswert?

Wie sieht das Layout aus? Das ist viel wichtiger als der Schaltplan.

VCC/GND sollten als Fläche ausgeführt sein, d.h. mehrlagiger Aufbau. 
Dadurch kann die Abstrahlung reduziert werden. Außerdem sollte ein 
kleiner ohmscher Anteil in der VCC-Leitung sein, das  begrenzt die 
Stromspitzen, welche bei der EMV kritisch sind

von Peter H. (spacedoc)


Lesenswert?

Danke für die Antwort,
Layout habe ich noch nicht sondern bin im Moment noch bei der 
Bauteilauswahl. Aufgrund minimaler Platzverhältnisse wird alles in SMD 
ausgelegt. Platine doppelseitig, GND beidseits als Fläche mit vielen 
VIA`s zum Ground auf der Gegenseite. VCC so kurz und dick wie möglich. 
Alle Kondensatoren möglichst geringer ESR und die Spule und der 
Ferrite-Bead haben auch nur ein paar mOhm.

Ich gebe Dir vollkommen Recht, das Layout ist entscheidend. Habe 
deswegen auch diverse APP-Notes von Atmel gelesen. Vorallem ist die 
Größe des Current-loop entscheidend, die Größe der GND-Fläche spielt 
soweit ich weiß erst die zweite Geige. Mit VCC bin ich mir nicht ganz 
sicher, meine aber das die Dicke der Bahn nur wegen des Widerstandes und 
der möglichen Erwärmung eine Rolle spielt.

Es nützt mir halt auch nichts etwas tolles zu layouten aber das Prinzip 
war falsch: Ich denke das sich die Schaltung von Chan bewährt hat und 
weil nach meinem empfinden ein oder zwei Kondensatoren HINTER einem FET 
also am Drain erst aufgeladen werden, wenn der FET leitet entsteht doch 
erst eine Stromspitze, bzw. Senke? Ich will es einfach verstehen. 
Entweder habe ich einen Denkfehler die Spule limitiert den 
In-Rush-Current (ich kenn mich nicht so gut mit Spulen aus), also mache 
ich mir Gedanken um Schnick-Schnack der sowieso egal ist oder es im 
Schaltplan von Chan nicht optimal gelöst und der oben aufgezeigte 
Schalplan ist etwas optimiert und erzeugt weniger Schwingungen auf der 
VCC, der Brown-out-Detektor hat Ruhe die Sensoren und der AVR laufen 
stabiler und die EMV-Belastung der Umgebung sinkt.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.