Makefile für gesamten Ordner

[mark (Gast)]

Hi Leute,
ich habe in meinem Ordner mehrere *.c Files welche auch alle eine 
eigenständige executable ergeben. Nun wollte ich das ganze auf "make" 
umstellen.
Für ein makefile funktioniert das auch bestens, nun möchte ich aber mit 
einem make, alle neuen *.c neu compilieren (und wie gesagt, in 
unterschiedliche ausführbare Dateien.)
Geht das, ohne dass ich source1, source2, ... eingeben muss?

TARGET   = source1

SRC      = source1.c

HEADER   =

OBJ      = $(SRC:%.c=%.o)

CFLAGS   = -Wall

LNKFALGS =

CC =     gcc
RM =     rm -f

%.o: %.c $(HEADER)
  $(CC) $(CFALGS) -c $< -o $@

$(TARGET): $(OBJ)
  $(CC) $(LNKFLAGS) $(OBJ) -o $(TARGET)

all: $(TARGET)

clean:
  $(RM) $(OBJ)

# $(TARGET)  #Remove executable

[Klaus W. (mfgkw)]

GNU-make?
Da geht es z.B. so:

# alle *.c finden:
SRC=$(wildcard *.c)

# alle OBJ
OBJ=$(SRC:%.c=%.o)

# alle Programme
TARGETS=$(SRC:%.c=%)

# implizite Regel, um aus eine *.c zu kompilieren:
.c.o:
  gcc -Wall -c $< -o $@

# implizite Regel, um aus einer .obj ein Programm zu machen:
.o:
  gcc -Wall $< -o $@

# alles bauen:
all: $(TARGETS)

# testweise ausgeben:
default:
  @echo alle src sind $(SRC)
  @echo alle obj sind $(OBJ)
  @echo alle exe sind $(TARGETS)

[Klaus W. (mfgkw)]

ALternativ könnte man auch im Makefile eine Schleife über eine Liste 
machen, um entsprechend viele explizite targets erzeugen, aber das Obige 
ist wohl einfacher.