Gast
#2430848
Hallo zusammen, ich habe eine Frage zu den Linearisierungsfehlern INL und DNL bezüglich eines ADCs (Integralle/Differenzielle Nichtlinearität). Angenommen ich habe einen ADC mit 16Bit Auflösung, einem INL von bis zu 2LSB und einem DNL von bis zu 2LSB. Ungeachtet von anderen Störfaktoren, kann ich bis hierhin behaupten, dass mein ADC bis 12Bit keine Fehler aufweist? Erst ab einer höheren Auflösung können sich Fehler, bedingt durch INL und DNL bemerkbar machen. Könnte man das so ausdrücken? Gruß Tom