MSP430 Baudrate Divisor

Gast #179752
Lesenswert?
• ▲
▼
Verständnisfrage:
Wenn ich für einen MSP430F169 einen 7,7328MHz Quarz als MCLK verwende
und diesen auch direkt als SMCLK nutze, müsste ich doch für eine
Baudrate von 9600 einen dezimalen Divisor von 768 einstellen, oder?
UBR00 und UBR10 sind nur 8 Bit weit, demnach könnte ich dann als
"langsamste" Baudrate lediglich 38400 (entsprechend einem Divisor von
192)setzen?
Um Abhilfe für niedrigere Baudraten zu schaffen, müsste ich
dementsprechend meine SMCLK nochmals herunterteilen (z.B. durch 4 oder
8).
Liege ich damit richtig?
Gast #179753
Lesenswert?
• ▲
▼
im meinem usermanual (msp43f449) steht:

The valid baud-rate control range is 3 &#8804; UxBR < 0FFFFh, where
UxBR =
{UxBR1+UxBR0}. Unpredictable receive and transmit timing occurs if
UxBR <3.


somit kannst du einen teiler von 65535 einstellen.
wenn du einen teiler von dezimal 805 einstellst. (0x325). bzw.
UBR0=0x03 und UBR1=0x25 dann solltest du bei verwendung von 7,7328MHz
als SMCLK eine Baudrate von 9606 Baud haben.
sollte so funktionieren.

mfg,
thomas

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.