Logik Simulation - Impulsdiagramm

[MainSter (Gast)]

Hallo zusammen,
in unserer Digitaltechnik- Klausur heute sollten wir ein Impulsdiagramm 
für ein kleines FlipFlop Schaltwerk erstellen, siehe 
"digi_imp_diag.png". Jetzt wollte ich die Schaltung zuhause "mal" 
simulieren, was sich allerdings als nicht ganz trivial herausstellt. Mit 
Logiksimulationen hatte ich bisher wenig am Hut, hab die letzten stunden 
einige Freeware Logik- Simulatoren getestet, allerdings waren alle 
bisherigen Programme entweder zu einfach (kein Impulsverlauf bzw. 
Analyzer) oder/und die benötigten FF- Typen waren so nicht vorhanden.

Nach meinem Verständnis ist das erste FF ein Einflanken- gesteuertes 
JK-FF, also kein Master- Slave. Also mit steigender Flanke von CLK 
werden Eingänge direkt übernommen, wenn z.B. J=K=1 anliegt toggelt Q1 
mit jeder steigenden flanke von CLK??!
Das 2. FF ist ein Master- Slave RS-FF mit dominantem Setz- Eingang, wenn 
also R=0 und S=1, passiert an Q0 mit der steigenden Flanke noch nichts, 
erst mit der fallenden wird der Ausgang auf 1 gesetzt??!

Nach langem hin und her hab ich die benötigten FF's mühsam in OrCad 
Capture(pspice) aufgebaut "ff_spiced.png" und die Schaltung erstellt. 
Allerdings bringe ich die Simulation nicht sauber durchgeführt, je nach 
clk- Takt bringt mir spice mal früher mal später einen self-oscillation 
Fehler von U22.

Weiß jemand, was ich anpassen muss? Diverse pull- Widerstände bringen 
nichts, die Einstellungen für definierte FlipFlop Zustände beim 
Simulations- start hab ich soweit gemacht. Auch mit der Overdrive- 
Einstellung für die Gatter- Ausgänge konnte ich nichts bewirken...

Oder kennt jemand einen Logik- Simulator (möglichst freeware) wo man die 
flipflops exakt auswählen kann, also MasterSlave - kein MasterSlave, 
Dominanzen usw. inkl. Logic- Analyzer?