TWI - ATmega8 Master zu ATtiny2313 Slave - Start/Stop condition Problem

[Anthony S. (anthony_02)]

Hallo,

hab mir ein Programm gebastelt, indem ein ATmega8 daten zu einem
ATtiny2313 schickt und die Dort im EEPROM gespeichert werden.

Das Problem was ich momentan habe ist das der Slave die Start bzw. Stop 
condition nicht richtig erkennt.

Der Slave erkennt die Stop condition garnicht.
Und Beim erneuten senden der Start condition wird die die Adresse nicht 
mehr kontrolliert, sondern einfach in die nächste Adresse des EEPROM 
geschriebn. Das setzt sich solange fort, bis der Speicher überläuft. 
Dann hängt sich die verbindung auf.

Sieht vieleicht jemand den Fehler? oder hat eine Idee woran es liegen 
könnte?

Grüße
Philipp



Mit meinem Master schicke ich:
zuerst die Adresse des µCs,
dann die Adresse im EEPROM
dann das Byte welches im EEPROM gespeichert werden soll


Schleife in der main() vom Master aus:

while(1)
{
if (!TWIM_Start (SlaveAddress, TWIM_WRITE))
{
  TWIM_Stop ();
}
else
{
        //EEPROM ADDRESS
  TWIM_Write (0x05);

  //DATA 1 + 2 + 3
  TWIM_Write (0x58);
  TWIM_Write (0x59);
  TWIM_Write (0x5A);
  TWIM_Stop ();
      
  Delay_ms (1000);
}
}

Befehl für die Stop conditon:

void TWIM_Stop (void)
{
  // Send stop condition
  TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWSTO);

  //Wait until stop condition is executed and bus released
  while (TWCR & (1<<TWINT));
}

USI_START_vect im Slave:

ISR(USI_START_vect )
{
//##################################################################### UART S = START

  overflowState = USI_SLAVE_CHECK_ADDRESS;      // Set default starting conditions for new TWI package
  DDR_USI &= ~( 1 << PORT_USI_SDA );          // Set SDA as input



  // Wait for SCL to go low to ensure the Start Condition has completed (the
  // Start detector will hold SCL low ) - if a Stop Condition arises then leave
  // The interrupt to prevent waiting forever - don't use USISR to test for Stop
  // Condition as in Application Note AVR312 because the Stop Condition Flag is
  // going to be set from the last TWI sequence
  
  while (  ( PIN_USI & ( 1 << PIN_USI_SCL ) )  &&  !( ( PIN_USI & ( 1 << PIN_USI_SDA ) ) ));// SCL his high and SDA is low

  if ( !( PIN_USI & ( 1 << PIN_USI_SDA ) ) )
    {  // A Stop Condition did not occur
    USICR =
    ( 1 << USISIE ) |                // Keep Start Condition Interrupt enabled to detect RESTART
    ( 1 << USIOIE ) |                // Enable Overflow Interrupt
    ( 1 << USIWM1 ) | ( 1 << USIWM0 ) |          // Set USI in Two-wire mode, hold SCL low on USI Counter overflow
    ( 1 << USICS1 ) | ( 0 << USICS0 ) | ( 0 << USICLK ) |  // 4-Bit Counter Source = external, both edges; Clock Source = External, positive edge  
    ( 0 << USITC );                  // No toggle clock-port pin

    }
  else
    {  // A Stop Condition did occur
    USICR =
    ( 1 << USISIE ) |                // Enable Start Condition Interrupt
    ( 0 << USIOIE ) |                // Disable Overflow Interrupt
    ( 1 << USIWM1 ) | ( 0 << USIWM0 ) |          // Set USI in Two-wire mode, no USI Counter overflow hold
    ( 1 << USICS1 ) | ( 0 << USICS0 ) | ( 0 << USICLK ) |    // 4-Bit Counter Source = external, both edges; Clock Source = external, positive edge
    ( 0 << USITC );                  // No toggle clock-port pin
    } 

  USISR =
  ( 1 << USI_START_COND_INT ) | ( 1 << USIOIF ) |  // Clear interrupt flags - resetting the Start Condition Flag will release SCL
  ( 1 << USIPF ) |( 1 << USIDC ) |
  ( 0x0 << USICNT0);                // Set USI to sample 8 bits (count 16 external SCL pin toggles)
}