Eingänge nacheinander auf den Ausgang

Liebe Kollegen!

Ich möchte einen 8 Kanaligen DAC mit meinem FPGA beschreiben und brauche 
Eure hilfe.

Ich habe mir überlegt eine State Machine zu machen die zuerst die Daten 
vom Eingang (0-7) holt und mit den notwendigen Steuersignalen einem 
Signal zuweist (0-15).
Dann soll die Sync Leitung auf high gesetzt werden.
Als letzten Schritt soll das Ding die Sync wieder auf 0 setzen und die 
Daten an den DAC Takten (seriell).

Die Frage ist wie kann ich meine Eingänge (data0 bis data7) einzeln 
abfragen?
Also beim ersten Durchlauf der State M. den data0, beim 2. den data1 
usw.

Danke für Eure Hilfe!

Bussi
Sandy