Gast
#2580063
Ich muss mehrere Daten mit ihren eigenen Takten einlesen (bis zu 50Mhz) die LVDS geliefert werden. Kann ich das mit asynch fifos bauen, indem ich den Takteingang ohne PLL als clock nutze? Ich habe nicht gneug buffer.