STM32 IRQ Pre-Emption fehlerhaft?

[Florian M. (micro-flo)]

Hallo zusammen,
Ich benutze in meinem STM32 Programm mehrere Interrupts.
Einer soll dabei die geringste Priorität kriegen, die anderen also nicht 
unterbrechen.

// Configure the NVIC Preemption Priority Bits
NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);

NVIC_InitTypeDef NVIC_InitStruct;
NVIC_InitStruct.NVIC_IRQChannelCmd = ENABLE;
NVIC_InitStruct.NVIC_IRQChannelPreemptionPriority = 0;
NVIC_InitStruct.NVIC_IRQChannelSubPriority = 0;
NVIC_InitStruct.NVIC_IRQChannel = EXTI9_5_IRQn;
NVIC_Init(&NVIC_InitStruct);


NVIC_InitStruct.NVIC_IRQChannelPreemptionPriority = 1;
NVIC_InitStruct.NVIC_IRQChannelSubPriority = 0;
NVIC_InitStruct.NVIC_IRQChannel = WWDG_IRQn;
NVIC_Init(&NVIC_InitStruct);

Zum Testen benutze ich einen leeren Interrupt, lösche also das IRQ Bit 
nicht, wodurch der Interrupt permanent anliegt.

extern "C" void EXTI9_5_IRQHandler(void) {
}

Mit NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2); lege ich fest, dass 
2 Bits für Pre-Emption verwendet werden.
Also wenn ich den Watchdog auf

NVIC_InitStruct.NVIC_IRQChannelPreemptionPriority = 1; oder
NVIC_InitStruct.NVIC_IRQChannelPreemptionPriority = 2; oder
NVIC_InitStruct.NVIC_IRQChannelPreemptionPriority = 3;

setze, darf er den EXTI nicht unterbrechen.
Es klappt aber nur mit 2 und 3, nicht mit 1!
Gleiches Spiel, wenn NVIC_PriorityGroup_3 oder NVIC_PriorityGroup_4 
setze.
Nur wenn das oberste Bit im Prioritätsregister gesetzt ist, unterbricht 
der Watchdog den EXTI nicht.

Ich will nur wissen, ob ich einen Fehler mache oder der STM32 einen hat.

Danke :)

[(prx) A. K. (prx)]

Welche Lib verwendest du? Die Funktion NVIC_PriorityGroupConfig finde 
ich nur in der alten StdPeriphLib V2, nicht aber in der CMSIS Lib.

[Florian M. (micro-flo)]

Hi,
Ich benutze Version 3.4

STM32F10x_StdPeriph_Driver_V3_4
misc.c

/**
  * @brief  Configures the priority grouping: pre-emption priority and subpriority.
  * @param  NVIC_PriorityGroup: specifies the priority grouping bits length. 
  *   This parameter can be one of the following values:
  *     @arg NVIC_PriorityGroup_0: 0 bits for pre-emption priority
  *                                4 bits for subpriority
  *     @arg NVIC_PriorityGroup_1: 1 bits for pre-emption priority
  *                                3 bits for subpriority
  *     @arg NVIC_PriorityGroup_2: 2 bits for pre-emption priority
  *                                2 bits for subpriority
  *     @arg NVIC_PriorityGroup_3: 3 bits for pre-emption priority
  *                                1 bits for subpriority
  *     @arg NVIC_PriorityGroup_4: 4 bits for pre-emption priority
  *                                0 bits for subpriority
  * @retval None
  */
void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup)
{
  /* Check the parameters */
  assert_param(IS_NVIC_PRIORITY_GROUP(NVIC_PriorityGroup));
  
  /* Set the PRIGROUP[10:8] bits according to NVIC_PriorityGroup value */
  SCB->AIRCR = AIRCR_VECTKEY_MASK | NVIC_PriorityGroup;
}

[(prx) A. K. (prx)]

Ach dahin hatte ST diesen Zombie verschoben. Der NVIC wird als 
Bestandteil des Cores von der CMSIS Lib abgedeckt, das Pendant in der 
StdPeriphLib ist nur noch zur Kompatibilität mit Libs vor V3 drin.

Es könnte sein, dass ein Interrupt nur durchkommt, wenn sein Bit im IABR 
nicht gesetzt ist. Und das wird evtl. zusammen mit dem Pending Bit 
gelöscht. Besonders tiefschürfend ist ARMs Doku allerdings nicht.