Eagle generiert ja generell über jeden Via im Layer tStop und bStop eine entsprechende Fläche zur (Nicht-)Belichtung des Lötstoplacks. Ich will aber an einigen Stellen Vias die mit Lötstoplack bedeckt sind (aus Isolationsgründen). Wie mache ich das?
Wenn es eine überschaubare Anzahl Vias ist, würde ich an den Stellen im entsprechenden Layer einfach ein ein RECT drüber ziehen (quick 'n dirty). Gruesse, Alex
Hallo Blubb, Eigentlich eine ganz einfache Sache, wenn Du alle Vias mit Lötstop überdecken willst: Bei geöffnetem Board in der Menüleiste EDIT -> DESIGN RULES -> MASKS -> im Feld LIMIT einen höheren Drilldurchmesser eingeben. Wenn Deine Vias z.B. einen Drill von 20mil haben, kannst Du hier also 21mil oder mehr verwenden. Wenn Du dann mit OK bestätigst, sind alle Vias unterhalb eines Bohrdurchmessers von 21mil mit Lötstop überzogen. Schwieriger wird das ganze allerdings, wenn nur mit bestimmten Vias so verfahren werden soll und die restlichen Vias frei von Lötstop bleiben muß. Dann müssen zuerst die Bohrdurchmesser der betroffenen Vias einzeln verändert werden. Gruß Peter
Ich habe auch ein ähnliches Problem, ich muss ungefähr 20 offene SMD pads teilweise 3mil um den rand mit lötstop überziehen, der rest vom pad muss lötbar bleiben. Ich habe noch keinen weg gefunden da für die pads eizustellen. Die Pads die das betrifft sind in einer Lib. als eigens Bauteil definiert, und auch so in der schaltung vorhnden. Wenn ich die Lötstop einstellungen im DRC ändere werden ja die einstellungen für alle pads global geändert, gibt es eine möglichkeit das in der bibliothek zu ändern? Ich habe mir jetzt erst mal damit beholfen das ich die Pads kleiner gemacht habe und dann eine leiterbahn um die pads gelegt habe. MfG Sebastian
Hallo Sebastian, Pads verhalten sich da etwas anders als Vias, da Pads eigentlich dafür da sind um gelötet zu werden. Da verstehe ich nicht ganz, warum Du diese teilweise mit Lötstop überziehen willst. Aber vielleicht erklärst Du mir den Zusammenhang etwas näher. Ganz generell kann ich Dir nur sagen, daß Du vermutlich die Lösung des Problems bereits selbst schon erklärt hast. Das funktioniert auch, wenn Dich die DRC-Fehler nicht stören (sollten sie auch nicht, denn Du weißt ja was Du tust). Es gäbe da noch die Möglichkeit, an den Gerberdaten etwas zu ändern, aber das sollte wohl ein Leiterplattenhersteller tun (kostet dann auch ein bißchen mehr). Gruß Peter
Bei den neueren Versionen kann man soweit ich für jedes Via einstellen, ob Lötstop generiert wird oder nicht. Geht mit dem Change-Befehl. Bei Vias in Bibliotheken (=PADs) oder SMDs muss man dann den Stoplack abschalten und kann dann im entsprechenden Layer ein Rechteck ziehen. Gruß Ralf
ich arbeite noch mit der 4.09r2 von eagle. wenn man die leiterbahn um die pads legt, und dann der leiterbahn den signalnamen des pads gibt, dann gehts auch mit dem drc. weil ja kein clearence bei gleichen signalen kommt. Die kontakte auf der leiterplatte kommen mit der aussenwelt in kontakt, dh. da kann auch mal wasser auf die kontakte kommen. die pads sind vergoldet. wenn jetzt der lötstoplack 4mil rund um das pad ausgespart wird so wie es ja normal bei reflow löten ist dann kann aber das wasser das kupfer unter dem gold angreifen und das pad gammelt weg. wenn jetzt der lötstoplack schon bis aufs kupfer geht und nur noch die goldfläche offen ist, dann kann nix mehr korrodieren. weil das wasser nur noch mit dem gold in kontakt kommt. MfG Sebastian
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.