Forum: Platinen GND und AGND ohne Fehler verbinden


von Jochen Baltes (Gast)


Lesenswert?

Hallo!

Ich möchte in meinem board zwei verschiedene grounds verwenden:
GND für alle digitalen Bauteile und AGND für die analogen Eingänge.

Damit das ganze dann Sinn macht, sollten GND und AGND an einem
einzigen
Punkt verbunden sein.
Bis jetzt habe ich keine befriedigende Lösung gefunden, dies ohne
Fehler entweder im Schaltplan oder im Board einzuzeichnen.

Wenn ich GND und AGND im Schaltplan verbinde, muss die gesamte
Leitung entweder GND oder AGND heißen. Einen gemeinsamen Verbindungs-
punkt muss ich dann im Board durch geziehltes routing erzeugen - das
gefällt mir überhaupt nicht. Ausserdem kommen im elektrical roule check
ein Haufen Fehler von Verbindungen zw. GND oder AGND (je nach
dem wie die Leitung heißt).

Also wollte ich mir ein Bauteil definieren, das mir die Verbindung
macht. Ich könnte natürlich einen 0 ohm Widerstand nehmen. Allerdings
muss ich den dann unnötigerweise bestücken - weil eine Leitung das
Selbe tut. Leider kommt bei zwei verbundenen Pads, die nicht den
selben Leitungsnahmen haben, ein Fehler im Design-Rule-Check wegen
überlappenden Kupferschichten.

Wie ist denn eure Vorgehensweise bei diesem Problem - ich befürchte
nicht ganz zufriedenstellend.

Ich benutze noch Eagle Ver. 4.01.

Gruß
Jochen

von Matthias (Gast)


Lesenswert?

Hi

Im Schaltplan GND und AGND definieren und über ein Bauteil verbinden.
Dann routen. Bauteil löschen. AGND in GND umbenennen. Da wo das Bauteil
war Verbindugn erzeugen.

Matthias

von Peter Hofmann (Gast)


Lesenswert?

Hallo Jochen,

genauso wie Matthias es schon beschrieben hat funktioniert das auch.
Hinzufügen wollte ich nur, daß die Verbindungsstelle (also das Bauteil)
auch eine Lötbrücke (z. B. Jumper.lbr -> SJ ) sein kann. Diese muß man
später nicht im Layout löschen, sondern kann das beibehalten
beibehalten.

Gruß Peter

von Jochen Baltes (Gast)


Lesenswert?

Hi!

Klar funktioniert das so, ist aber doch trotzdem nicht so doll...

Habe jetzt eine Möglichkeit gefunden, das verschiedene *GNDs im
Schaltplan zu lassen:

1) Symbol mit 2 Pins definieren - eins GND, eins AGND,
2) pac mit 2 pads definieren - die pads übereinander legen -
mit "change smd 0x0" die pad auf nullgröße schrupfen. Am Besten noch
einen Kreis im Doculayer drumrum, damit man den Point auch wieder
findet.
3) dev definieren
4) im Schaltplan einbauen und schon kann man im Board den
Verbindungspunkt hinlegen wo man will

Alles andere ist nicht im Sinne des Erfinders und man kann sich die
Unterscheidung von GND und AGND auch ganz sparen.
Ausser man verbindet sie über einen 0 ohm Widerstand oder einen
Jumper - das ist aber eher selten erwünscht, denke ich mal.

Auf die eben erklärte Idee bin ich erst gekommen, als ich ein Pad
größer als 13x13mm erstellen musste.
Die Pads können leider nicht größer werden.
Also hab ich einfach das Pad auf null geschrupft und ein Rechteck/
Polygo drübergelegt... Ist die Pad-Größe in neueren Versionen (>4.01)
immer noch beschränkt?

Gruß
Jochen

von geloescht (Gast)


Lesenswert?

Dieser Beitrag wurde auf Wunsch des Autors geloescht.

von Matthias (Gast)


Lesenswert?

Hi

F1 -> Polygon -> Rank

Matthias

von geloescht (Gast)


Lesenswert?

Dieser Beitrag wurde auf Wunsch des Autors geloescht.

von geloescht (Gast)


Lesenswert?

Dieser Beitrag wurde auf Wunsch des Autors geloescht.

von Jürgen Schuhmacher (Gast)


Lesenswert?

"Leider kommt bei zwei verbundenen Pads, die nicht den
selben Leitungsnahmen haben, ein Fehler im Design-Rule-Check wegen
überlappenden Kupferschichten."

Das darf eigentlich nicht sein, den logisch gesehen soll die
Unterscheidung AGND und DGND ja nur geometrisch sein. Entweder arbeitet
man mit identischem Signalnamen und achter "zu Fuss" auf das Routing
(z.B mit keep out etc.) oder man nutzt unterschiedliche Signalnamen
(s.o.) . Im letzeren Fall GIBT es nur ein Verbindung, so das eigentlich
PADs die dem einen Signal angehören NICHT mit dem des anderen überlappen
sollten, wiel dann ja auch die Sternform erledigt ist.

Ich mache das ürigens kompleet von Hand und nutzte mehrere AGNDs und
DGNDs die dann mit einem Sonderlayer verbunden werden. Um Warninings zu
meiden, kriegen alle GNDs im SCH einen echten Anschluss für GND (->
keine unversorgen Massepins an ICs). Dasselbe gilt für Versorgungen.

Die Kunstmassen kann man im letzten Schritt oder aber auch nur
übergangsweise killen, wenn man einen vollständigen ERC, DRC über alle
Verbindungen machen will. Man muss hat alle Massen in EINE umbennen und
ausführen, dann aber später nicht speichern.

von tk (Gast)


Lesenswert?

Via in die Mitte legen.
Mit Linie Zeichnen AGND und DGND aufs Via ziehen.
Mit Name die gezeichneten Linien auf benötigtes AGND und DGND 
umbenennen.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.