Matlab VHDL Kosimulation std_logic_vector

[Andreas (Gast)]

Hallo,

zur Zeit versuche ich über eine VHDL-Komponente (ADC-SAR-Controller) ein 
Simulink-Modell (Binärwichtendes Kapazatives Netzwerk) zu steuern. Die 
einzelnen Kapazitäten schaltet die jeweiligen Bits des std_logic_vector. 
Nun muss ich in dem Simulink-Modell die einzelnen Bits aus dem Vektor 
wieder herausziehen. Dafür hatte ich einen Demux angedacht. Dies 
funktionierte nicht, da Simulink aus meinem Vektor ein Signal von der 
Breite 1 machte.

Wie kann ich vorgehen, dass mein std_logic_vector als Bus im Simulink 
erscheint?


Vielen Dank für die Antwort!

mfg
Andreas