Hallo Leute, ich arbeite mich gerade etwas in (lt)spice ein und habe folgende Frage. Angenommen ich nehme einen NMOS Transistor, zb. den IRFP2907, der hat Vto=4.15V, Ron=0.005 Ohm. Da erwarte ich doch jetzt, dass wenn ich ich z.B. einen 50 Ohm Lastwiderstand gegen Masse schalte und am Gate 15 Volt alege, die ganze Spannung Vds (z.B. 24 Volt) am Widerstand abfällt, da der Transistor durchgeschaltet sein sollte. Ist in der Simulation aber nicht der Fall. Ganz im Gegenteil, es fällt ungefähr die Hälfte der Spannung über die Drain-Source Strecke ab. Warum? danke und viele Grüße!
Weil du dir so einen Source-Folger aufgebaut hast, welcher an Source etwas weniger als V_Gate-Vto (also etwa 10-11V) liefert. Du musst Source auf Masse legen und deine Last in die Drain-Leitung!
Hm, habe mal einen Vds sweep gemacht und gesehen, dass der Transistor wohl in Sättigung geht bei 24 Volt (bzw schon ab ca 13 Volt). Das heißt ab 13 Volt fällt zusätzlich auch wieder zunehmend mehr Vds an dem Transistor ab. Durch den Transistor fließt aber natürlich auch Strom. Also geht auch die Verlustleistung hoch. Wieso sollten Transistoren dann in Sättigung betrieben werden?
Okay, dann vergesst was ich oben geschrieben habe. Mit der Last im oberen Zweig funktioniert es natürlich. Dankeschön ;)
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.