ERROR im IF-Statement - VHDL

Mike Gast #2721120
Lesenswert?
• ▲
▼ 
Hallo zusammen,

ich habe eine If-Anweisung in VHDL geschrieben, aber bekomme diese 
Fehler auf laufenden Band (siehe Screenshot).

Hier der Code-Ausschnitt:

1
 process (clk) 

2
 begin

3
 

4
if (Hcount = HTOTAL - 1) then 

5
EndOfLine <=’1’;

6
 else 

7
 EndOfLine<=’0’;

8
end if;

9
end process;


Eigentlich eine ganz simple If-Anweisung, aber ich bekomme bei allen 
If-Anweisung im Code Fehler (besonders bei Stellen wie):

if reset = ’1’ then



Ist da etwas mit der Syntax nicht in Ordnung?

Danke an alle weiterhelfenden Antworten....

LG

Mike
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
hjk Gast #2721124
Lesenswert?
• ▲
▼ 
a) ich bezweifle das du die geschrieben hast, so komisch rückt kein 
Mensch ein, das ist wohl eher Ergebnis einer copy-paste Aktion.

b) hättest du nur einmal hingesehen wüsstest du was da falsch sein kann. 
Tipp: mit dem If hat es rein garnichts zu tun.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Mike Gast #2721146
Lesenswert?
• ▲
▼ 
@ hjk

danke für die schnelle Antwort. Es ist tatsächlich eine 
Copy-Paste-Aktion gewesen, habe dabei die Bedingungen und somit die 
falsch übernommene Syntax übernommen. Hätte ich die Bedingungen selbst 
geschrieben, wäre mir der Unterschied natürlich schneller aufgefallen. 
;-)

@ Georg: War in dem Fall kein Tastatur-Problem, sondern ein 
Copy-Paste-Problem.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren