ERROR im IF-Statement - VHDL

[Mike (Gast)]

Hallo zusammen,

ich habe eine If-Anweisung in VHDL geschrieben, aber bekomme diese 
Fehler auf laufenden Band (siehe Screenshot).

Hier der Code-Ausschnitt:

 process (clk) 
 begin
 
if (Hcount = HTOTAL - 1) then 
EndOfLine <=’1’;
 else 
 EndOfLine<=’0’;
end if;
end process;

Eigentlich eine ganz simple If-Anweisung, aber ich bekomme bei allen 
If-Anweisung im Code Fehler (besonders bei Stellen wie):

if reset = ’1’ then



Ist da etwas mit der Syntax nicht in Ordnung?

Danke an alle weiterhelfenden Antworten....

LG

Mike

[hjk (Gast)]

a) ich bezweifle das du die geschrieben hast, so komisch rückt kein 
Mensch ein, das ist wohl eher Ergebnis einer copy-paste Aktion.

b) hättest du nur einmal hingesehen wüsstest du was da falsch sein kann. 
Tipp: mit dem If hat es rein garnichts zu tun.

[Georg A. (georga)]

> Ist da etwas mit der Syntax nicht in Ordnung?

Ja. Du machst die ´ Quotes statt den '. Auf der deutschen Tastatur ist 
der richtige ' auf der #-Taste.

[Chris L. (chk1987)]

er markiert dir sogar die '' striche... hier sind die auf der Raute 
Taste zu verwenden...

[Mike (Gast)]

@ hjk

danke für die schnelle Antwort. Es ist tatsächlich eine 
Copy-Paste-Aktion gewesen, habe dabei die Bedingungen und somit die 
falsch übernommene Syntax übernommen. Hätte ich die Bedingungen selbst 
geschrieben, wäre mir der Unterschied natürlich schneller aufgefallen. 
;-)

@ Georg: War in dem Fall kein Tastatur-Problem, sondern ein 
Copy-Paste-Problem.