mikrocontroller.net

Forum: FPGA, VHDL & Co. CPLD Constraints - was mache ich falsch?


Autor: Blubb (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich programmiere ein CPLD, wobei mehrere 8- bzw. 10-bittige Busse am
CPLD hängen. Um das Layout der Platine einfach und übersichtlich zu
halten, würde ich natürlich die Pins eines Busses der Wertigkeit nach
geordnet nebeneinander anordnen. Nur leider geht das nicht. Ich erhalte
dann beim Fitting Fehlermeldungen (GLB exceeds maximum I/Os etc.).

Also ist es nicht möglich die Pins am CPLD frei zuzuordnen? Wenn ich
vorab keine Zuordnung mache, verteilt der Fitter die Pins eines Busses
über den ganzen Baustein. Das ist natürlich unsinnig.

Ach ja, es handelt sich um ein Lattice CPLD.

Autor: tobias hofer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
es wäre noch gut zu wissen welchen cpld der firma lattice
du verwendest. z.b hat ein im4a2-128 (den kenne ich gerdade) z.b pins
die nur als clock eingänge genutzt werden können.
du könntest mal die fehler meldung die der fitter dir gibt hier
posten.

gruss tobias

Autor: Blubb (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich verwende ein CPLD der ispMACH 4000 Serie. Dass es dedizierte Pins
für Clocks oder OE gibt weiss ich. Aber anscheinend ist ein beliebiges
Platzieren der Pins nicht möglich.

Fehlermeldung:

Project '...' failed during repartitioning!
Done: failed with exit code: 0002.

Autor: tobias hofer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
bei deinem ersten post hast du aber eine andere fehlermeldung
angegeben?

mit was für einem tool arbeitest du? isp lever? welches synthesetool
benutzt du? synplifie? mentor? es kann sein das dein synthese tool
nicht alle verbindungen von den io's zu den makrozellen hinkriegt. das
ist immer so ne sache bei den cpld's. wenn du aber die möglichkeit hast
ein anderes synthesetool zu verwenden versuche es mal damit. zusätzlich
gibt es im isplever verschiedene optionen bei denen du einstellen
kannst ob du ein timing oder package optimiertes design möchtest.

Autor: Blubb (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, ich habe beide Fehlermeldungen erhalten, konnte erstere leider nicht
reproduzieren.

Ich verwende isplever starter (aktuelle version) und synplify.

wo kann man im isplever die optimierung einstellen?

Autor: Blubb (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich teste mal das Leonardo Spectrum.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.