CPLD Xilinx Devel. Board

Martin Z. Gast #201781
Lesenswert?
• ▲
▼ 
Hallo,

ich habe ein Devel. Board für Xilinx-CPLDs und bin dabei mich in die
Software ISE WEbPack einzuarbeiten. (Tutorial von Xilinx) Benutze dabei
ein simples Schematic-Desing ( nur ein Addierer).
Mein Problem ist, dass bei mir die Software kein "Map" anzeigt, ich
das Design also nicht mappen kann.
Das Schlimmere aber ist, dass ich zwar zwar die Software auffordern
kann das .bit-File zu erzeugen, sie auch keinen Fehler sagt, aber keine
.bit-Datei rauskommt.
Kann mir jemand helfen?

Danke, Martin
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Martin Z. Gast #201784
Lesenswert?
• ▲
▼ 
Danke für die Antwort, aber ich habe schon alles durchsucht.
Ab und zu erscheinen "?" oder "!", was haben die zu bedeuten?
Kann man irgendwelche wichtigen Einstellungen oder Schritte vergessen?

Danke,

Martin
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Martin Z. Gast #201787
Lesenswert?
• ▲
▼ 
Hallo,

ein Jedec-File wird erzeugt. Was muss ich dann machen?
Es gibt da nur "Generate SVF/XSVF/STAPL File". IMPACT will dann aber
nach "Add Device..." eine .bit/.rbt/.mcs/.exo Datei und keine
.jed-Datei. Was mache ich falsch? Ich habe ein CPLD-Device im Project
angegeben!

Danke,

Martin
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Hannes Hering Gast #201788
Lesenswert?
• ▲
▼ 
Hi!

Ich hab mir auch mal das Xilinx WebPack installiert und probier damit
bissel tum. Das mit dem "fitten" funktioniert hier so:

Man fügt eine neue Source-Datei ein vom Typ "Implementation
Constraints File". Wenn man diese Datei dann im Projektfenster
anwählt, steht im "Processes for Source"-Fenster die Option "Assign
Package Pins" zur Verfügung, mit der man die Pins des Designs mit dem
Package Verbinden kann. Funktioniert zumindest bei mir mit XC9500
CPLDs! ;)

MFG

Hannes
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Martin Z. Gast #201789
Lesenswert?
• ▲
▼ 
Hallo,

habs jetzt irgendwie hinbekommen. Weiß nicht genau woran es lag,
habe aber im "Configure Device" Properties die Jedec-Datei
angegeben.

Fragen bezüglich VHDL kann ich wahrscheinlich ziemlich gut beantworten,
falls ihr mal so eine Frage habt.

Danke.

Martin
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren