Ressourcenoptimierungsfrage

[Verilog hans (Gast)]

Hallo Gemeide,

ich habe folgenden Code der abhängig von einer detektierten 
Grenze(channel_edge) ein Feld n-Schritte durchsuchen soll ob es einen 
Wechsel zu einem positiven Anstieg gibt.

for(int j=0;j<boundaries_detection_intervall;j=j+1) begin
            
               if(channel_edge_1[i]-j < 0 || channel_edge_1[i]==0) begin  --// cancel if out of bounds
                 break;
               end-- // end if
               else begin
                 
                  if(new_psd_flat[channel_edge_1[i]-j] < new_psd_flat[channel_edge_1[i]-j -1] ) begin  --// search left for boundarie

                   boundaries_reg[i]=channel_edge_1[i]-j;                  
                   break;  --// end the boundarie for loop
                  end --// end if
                    
              end  --// end else
            end --// end for

Leider ist mein Code sehr Ressourcenfressend aber ich habe keine Idee 
wie ich es optimieren kann. Vielleicht kann mir der ein oder andere 
einen Denksantoß geben.

Ich denke das vorallem das Konstrukt new_psd_flat[channel_edge_1[i]-j] 
zu Problemen führt bin mir aber nicht sicher.

Danke

[Drill-Tutor (Gast)]

Blockbild und Datanflußdiagramm wäre füs verständnis nicht schlecht.
Gruß

[tzu (Gast)]

Das Problem ist wohl das du dir da ein großes FF-Logik Geflecht 
bastelst.

Keine Ahnung wie schnell das alles fertig werden soll, aber ich würds 
mal damit versuchen new_psd_flat als RAM zu behandeln und pro Takt 
maximal 2 mal auszulesen.

Allgemein ist da aber zu wenig Information um was konkreten vorschlagen 
zu können, vor allem auch zu viel abgeschnitten.

Was ist i?
Was wird überhaupot gemacht, sehe nur Abbrüche.

[fpgaquaeler (Gast)]

Du kommst bestimmt aus der Software Ecke.

Eine for schleife wird in parallele Logic
umgewandelt. Das ist natuerlich resourcenfressend.
Probier den Algorythmus auf mehrere Takte aufzuteilen.

fpgaquaeler

[SuperWilly (Gast)]

Erinnert mich in gewisser Weise an:


Beitrag "Verilog Task"