Forum: FPGA, VHDL & Co. vorteiler


von Doro (Gast)


Lesenswert?

hi.

hab ein problem:

aus 1MHz-Takt soll ein 4 KHz-Takt erzeugt werden

es soll ein bestimmtes teilverhältnis erreicht werden - WIE ERRECHNE
ICH DIESES?

wie könnte so ein vorteiler aussehen?

hoffe auf hilfe :-)

doro

von toddoy (Gast)


Lesenswert?

Ist die Frage ernst gemeint ?

von Hannes Hering (Gast)


Lesenswert?

Also sofern die Frage wirklich ernst gemeint ist ...

Dein Teilerfaktor X berechnet sich zu

     1 000 000 Hz
X = -------------- = 250
       4 000 Hz

D. h. du musst das 1 MHz durch 250 Teilen. Wie du das hinbekommst,
weisst du hoffentlich selber! ;)

MFG

Hannes

von Doro (Gast)


Lesenswert?

ok, ich geb's zu. die frage war zu heftig ;-) (musste gerade selber
über  meine dummheit staunen - hab zu kompliziert gedacht)

ich habe hier im forum einen ähnlichen beitrag gesehen
(http://www.mikrocontroller.net/forum/read-9-143598.html), doch nicht
ganz verstanden, wie ein vorteiler in vhdl aussehen soll (bzw. kann
nicht auf mein beispiel umprojezieren)

h.i.l.f.e.

von toddoy (Gast)


Lesenswert?

Du musst ein internes signal hochzählen, wenn diese die 250 erreicht
hat
wieder zurücksetzen. Ein anderes Signal, welches als Puffer fungiert
bei übereinstimmung dieser Bedingung ( signal = 250 ) invertieren.
Dieses Puffer- signal weist du deinem gewünschten Ausgangssignal zu.

Den Rest wirst du schon selber machen müssen.

von Doro (Gast)


Lesenswert?

danke.

hab also richtig gemacht :-)

cooooolllll ;-)

von toddoy (Gast)


Lesenswert?

Sorry Habe einen Fehler in der Beschreibung :
Signal nur bis 125 hochzählen und dann invertieren, bei 250  hast du
einen Teilerfaktor von 1/500

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.