mikrocontroller.net

Forum: FPGA, VHDL & Co. Phasenschiebung mit Altera MAX7000S


Autor: Simu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Bin noch ein Anfänger was CPLD's betrifft. Jetzt habe ich einmal eine
grundsätzliche Frage. Ist es möglich mit einem Altera MAX7000 eine
Phasenschiebung durchzuführen? Und wenn ja wie? Das Problem ist, dass
ich eine Frequenzverdopplung realisieren möchte da ich keinen externen
Clock habe mit dem ich ein Signal abtasten kann.
Grundsätzlich geht es darum ein Signal mit einer State Machine
auszuwerten und auf jede Flanke (positiv und negativ) den Status zu
überprüfen (bzw. zu ändern).
Bei den FPGA's der Stratix Familie gibt es eingebaut irgendwelche
PLL's soweit ich gesehen habe. Bei den Max7000 jedoch nicht.

Hoffe dass mir jemand weiterhelfen kann. Danke im voraus. Gruss
Simu

Autor: toddoy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich denke das ist nicht möglich, weil der VHDL Code den du schreibst vom
Compiler optimiert wird, deshalb kanns du in VHDL einfach keine Gatter,
als Laufzeitverschiebung benutzen. Eventuell ist es möglich, dass du
den Takt wieder nach außen führst, dort 2 NAND Gatter als Verzögerung
einbaust, und dann wieder das Signal in den CPLD einführst.
Schaltzeiten sind in den Datenblättern mit angegeben. Durch Auswahl der
TTL Familien, und des von dir gewünschten Taktes ist es vielleicht
möglich. Selber habe ich aber das noch nie gemacht.

G. Tobi

Autor: Simu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke erst mal für die Antwort. Habe mir auch eine solche Lösung
überlegt. Jedoch habe ich jetzt trotzdem einen schnellen Clock
hinzugebaut. Das Signal wird jetzt mit diesem Clock abgetastet.

Gruss
Simu

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.