Gast
#202358
Hallo Bin noch ein Anfänger was CPLD's betrifft. Jetzt habe ich einmal eine grundsätzliche Frage. Ist es möglich mit einem Altera MAX7000 eine Phasenschiebung durchzuführen? Und wenn ja wie? Das Problem ist, dass ich eine Frequenzverdopplung realisieren möchte da ich keinen externen Clock habe mit dem ich ein Signal abtasten kann. Grundsätzlich geht es darum ein Signal mit einer State Machine auszuwerten und auf jede Flanke (positiv und negativ) den Status zu überprüfen (bzw. zu ändern). Bei den FPGA's der Stratix Familie gibt es eingebaut irgendwelche PLL's soweit ich gesehen habe. Bei den Max7000 jedoch nicht. Hoffe dass mir jemand weiterhelfen kann. Danke im voraus. Gruss Simu