kostenloses 8 kanal frequencemessgerat furs FPGA

[Antti Lukats (Gast)]

http://wiki.openchip.org/index.php/OpenChip:FpgaFreqMeter

do oben gibt es beschreibung, man braucht nur ein FPGA
mit download kabel und diese software, weiter nichts !

die SW download is not nicht offen aber kommt bald!

Antti

[Axel Meineke (Gast)]

Hnmmm das schaut ja ganz gut aus. Wenn du das mal antestest würde ich
mich freuen deine Kritik zu lesen.

[Antti Lukats (Gast)]

download ist jetzt verfugbar, aber nur fuer Spartan 3 FPGA's

antti

[Jörn (Gast)]

Hallo,

ich habs grad mit meinem Spartan 3 Board (3S200) ausprobiert. Für GCK0
wird deine Frequenz von 25 Mhz angegeben. Es hängt aber ein 50 Mhz
Quarzoszillator dran...

Gruß Jörn

[Antti Lukats (Gast)]

danke fuers ausprobieren!

ich weiss schon das so ein 'anomaly' gibt mit digilent s3 board!

eigentlich sollte es mit diesem board uberhaupt nicht gehen,
weil die jtag chain konfigurazion ist nicht unterstutzt,
vielleicht hangt es damit zusammen, aber ein bishen wundert es
mich doch.

mit allen platinen mit dem ich getested habe ist alles ok
v2-1000, s3-1000 2 mal, s3-1500, v4-lx25., max2 epm1270, cyclone 1c6

sind die FPGAs die ich getested habe

antti

[Antti Lukats (Gast)]

Jörn,

konntest du bitte mir durchgeben was auf dem 50mhz osci
geschrieben ist?
ist est in der 2 zeile PC oder SC?

danke
antti

[Jörn (Gast)]

Das dem Oszillator steht
"FCO-736B"
"50.000"
"Fcom 4k"

PC Ausgabe hab ich angehängt.

Gruß Jörn

[Antti Lukats (Gast)]

Danke sehr fuers info

hm.. das frequenz ist sehr genau aber 2 mal falsch
als anhang ist eine version mit LVTLL als input standard
vielleicht wurde das 50MHz zeigen, aber das bedeutet dann
ein bishen in diese richtung das dieses osci nicht sehr
gutes ausgangs signal hat, ein normales osci sollte
ein signal erzeugen das man mit LVCMOS input buffer auch
richtig messen kann

antti
PS wenn man print-screen ALT taste druck dann sind die
rander selber weg :)

[Jörn (Gast)]

Hallo Antti,

ich habe deine neue Version ausprobiert. Jetzt wird überhaupt keine
Frequenz mehr angezeigt ;(

Veröffentlichst du dein VHDL Source noch?

Gruß Jörn
P.s.: Bild diesmal ohne Ränder ;)

[Antti Lukats (Gast)]

Hallo Jorn,

das problem mit 25 statt 50 habe ich gelost, musste
nur ein bishen denken !:)

wird bald ein neues version geben das dann auch auf den
digilent board funktionier

danke nochmal fur die ersten kommentare

Antti