Wie schnell sind CPLD/FPGAs

Wenn du mit 300 Mhz arbeiten willst, kannst du die CPLD sehr
wahrscheinlich vergessen. Ansonsten wirst du schon die größeren FPGA
ins Auge fassen müssen.

Virtex II oder IV bei Xilinx
Cyclone II, Stratix I oder II bei Altera.

Und beim Stratix II bei 300 Mhz gleich noch nen Kühlkörper. Mein
Stratix II wird bei 50 Mhz schon gut warm (~50°C).

Hab mal kurz gesucht...

Ich hab keine Erfahrung mit den Dingern aber es gibt sie:


Lattice ispMACH 4000V/B/C - SuperFAST Low Power, 400MHz
Xilinx CoolRunner-II gibts bis 385 MHz



Ciao

okay, ich zieh meine Bemerkung über die CPLDs zurück.

Also meines Wissens können CPLDs durchaus schneller sein als FPGAs. Mit
o.g. Baustein (ispMACH 4000V) habe ich schon gearbeitet und bin mit der
7,5ns-Variante auf etwa 120MHz gekommen. Sicherlich hängt das vom Design
ab, aber die 400MHz sind völliger Quatsch. Evtl. läuft ein einzelner
Zähler so schnell, komplexere Konstrukte aber nicht.

es gibt sie best. sind dann vllt unbezahlbar, aber warum nicht,

gibt ja auch GHZ-Prozessoren, die frage ist nur ob auch ein Markt
/Anbieter da  ist

Gruß
HD

Hallo

Wenn Du DSP-Anwendungen realisieren möchtest, dann sind FPGAs
notwendig, die 18x18 Multiplizierer (DSP-Einheiten) besitzen.

Du sagst Dein System soll mit 300 MHz laufen. Das wirst Du nie
hinbekommen, denn um so mehr Logik Du verbrauchst, desto schwieriger
wird das Plazireren und Routen der Bauelemente. Die 300 MHz die vom
Hersteller angegeben werden, gelten deshalb nur für sehr kleine
Logikblöcke.

Aber das ist ja auch nicht so schlimm, denn wenn Du z.B. einen FPGA
kaufst der sehr viele DSP-Eineheiten besitzt, dann kannst Du diese
parallel arbeiten lassen.

z.B. wenn Du einen Filter  64. Ordnung realisieren möchtest, dann
benötigst Du ja auch 64 Muliplikationen und die ganzen Ergebnisse
müssen  aschließend zu einer Summe zusammengefasst werden. Soviel ich
weiß muss man bei einem DSP alles nacheinander berechnen, beim FPGA
jedoch baut man die Logik so auf, dass alle Multiplikationen
gleichzeitig erledigt werden. Das sparrt enorm viel Taktzyklen und vor
allem Verarbeitungszeit.

Demnach kann man einen FPGA mit einem DSP nicht so einfach
vergleichen.

Während Du die DSP-Berechnung machst, kannst Du sogar gleichzeitig
einen AD-Wandler ansteuern, die Ergebnisse über Schnittstellen ausgeben
und irgendwelche Sensoren abfragen.

Alles das muss man beim DSP mit Interrups erledigen. (beim FPGA läuft
das ohne Probleme nebenbei)

Ich hoffe es hat Dir ein wenig geholfen

Michael

Wieso DSP. Der OP schrieb DSO. Ich denke er meinte damit Digitales
Speicher Oszilloskop.

Und ich dachte er hat sich vertippt. Dann sollte er das nächste mal in
Klammern setzen was er damit meint.

Gruss

Michael

Ja, ich meinte Speicher Oszi. Wie funktionieren denn die 6 Gs/s Oszis ?
Die müssen doch auch mit sowas wie CPLDs(/FPGAs) arbeiten!? Da sind die
300-400 Mzh doch wenig im vergleich.

Hallo,
du brauchst ja nicht alle Werte zu verarbeiten, würde eh keinen Sinn
machen, oder kannst du so schnell gucken ;) ? Schreib einfach so viele
Samples in den Speicher bis der Bildschirm voll ist. Dann hast du alle
Zeit der Welt die Daten zu verarbeiten und darzustellen. Eine gute Idee
ist es villeicht mehr Werte zu speichern damit du hinterher noch
zoomen/scrollen kannst. Sollte aber auch unkritisch sein, kannst den
Bildschirm ja beliebig langsam aktuallisieren. Aber die Rechenleistung
brauchst du schon, das Teil soll sich ja warscheinlich auch als
Spektrumanalysator missbrauchen lassen...
Gruss,
Thomas

> Wie funktionieren denn die 6 Gs/s Oszis ?

Schlicht gesagt, sie tricksen.

Es funktioniert nur bei sich wiederholenden identischen Signalen, aus
denen mit viel niedrigerer Rate die Samples gefischt werden, jedesmal
ein bischen verschoben. Es muss also nur der Sample&Hold und dessen
Zeitsteuerung wirklich schnell sein.

Siehe
http://www.tek.com/Measurement/scopes/selection/performance/acq_modes.html

Hi...
also ich habe mit dem Spartan-3 300 MHz aufgaben lösen können. Kleiner
Tipp... ich habe eine verarbeitungsgeschwindigkeit von über 500 MHz
benötigt. Da kannst du am besten die Daten Intern aufsplitten, und dann
am Ausgang mit einem DDR Baustein (also ein Buffer) wieder
zusammenführen. Funtzt hervorragend.

Hi Axel. Kannst du die sache mit dem aufspalten bitte mal genauer
erklähren ? Klingt interessant.

MfG

Ja und? Die 6GHz sind nicht von mir, ich habe da bloss Jenzz zitiert.
Auf der verlinkten Seite von Tektronix werden 65GHz erwähnt.

Ach ja, wo wir grad dabei sind: Wie kriegt man sowas gesampled?

Apropos Real-Time: Wie aus dem Tektronix-Link ersichtlich wird der
Begriff recht kreativ angewandt. Die schreiben dazu nämlich

"In random equivalent-time mode, a real-time oscilloscope acquires
portions of waveforms during multiple trigger events. Over time, these
portions are assembled into a complete waveform. While equivalent-time
sampling provides higher timing resolution and accuracy (even in very
high bandwidth signals), it requires a repetitive waveform and
therefore cannot be used for single-shot acquisitions."

les mal was über LVDS das ist der Bus der benutzt wird bei so hohen
Datenraten.

also ein massiv paralleler Bus

bis 500MHZ dürfte das noch einigermaßen handlebar sein
willst du 3 GHZ machen, dann musst du also bei 8Bit Auflösung
einen Bus aufbauen mit 500MHZ bei 48Bit

Ultra-High-Speed E/D HEMT ADCs with a target sample rate of 20 GS/s:

http://www.nd.edu/~hscdlab/adc.html

Beeindruckend... und alles begann vor 20.000 Jahren mit einem Faustkeil
der irgend so einem Dödel nicht gut genug war...