Pins eines FPGA

Gast #202800
Lesenswert?
• ▲
▼
Vorausgesetzt der Fitter (ich weiß, bei FPGAs heißt das anders) spielt
mit. Bei einem CPLD-Design hat der mir kürzlich ne Nase gezeigt und ich
dürfte entweder das Layout seinem Vorschlag anpassen, oder einen anderen
Baustein nehmen. Habe den anderen CPLD genommen...
Wenn du den Baustein aber nicht zu fast 100% benutzt (wie ich es
versucht habe), müßte das gehen.

Gruß Henrik
Gast #202801
Lesenswert?
• ▲
▼
Hmmm ansonsten kann ich dir dasTool PACE empfehlen. Wenn man zu lange
vor dem Rechner gesessen hat und nicht mehr weiss, was man tut, hilft
einem Das Programm ganz gut weiter. Das kannst du auch direkt aus dem
ISE Starten.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren