mikrocontroller.net

Forum: FPGA, VHDL & Co. VHDL- Neulin


Autor: Andreas S. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bin neu in VHDL und verstehe folgende Anweisung nicht:

zB.:
Signal <= NOT signal;

Da fehlt mir irgendwie der Knackpunkt!

Vorallen, was das Halbieren von Frequenzen angeht?????? Warum und Wie
???

Kann mir das bitte wer mal klar machen?

Danke, Andreas!

Autor: Michael (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Du invertierst das Signal --> aus den booleschen Wert '1' wird '0'
oder aus '0' wird '1'.

Also überschreibst Du den alten Wert mit dem Neuen (den invertierten)

if (CLK'event and CLK = '1') then
   NEW_CLK <= NOT NEW_CLK;
end if;

Immer wenn eine ansteigende Flanke kommt, dann wird das Signal
"NEW_CLK" invertiert. Am besten ist wenn Du ein CLK aufmalst. (siehe
Anhang)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.