Gast
#203090
Hallo ich bin gerade am rumprobieren mit vhdl. Kann mir einer von euch sagen wie zuverlässig ein Simulationsergebnis auf dem realen chip ist ? kann ich der simulation vertrauen ?
Gast
#203091
Die Simulationen werden zwar immer besser, jedoch ist ein Test im eigentlichen Endgerät/FPGA unabdingbar. Einer der Gründe liegt daran, das die Simulation ja auch nur ein Stück Software ist, welche ja Fehler enthalten kann. Da die Software sequentiell arbeitet ist damit eine Simulation eines paralellen Bausteins (wie FPGA) schwierig. Gruss
Gast
#203092
Und man hat in Modelsim keine Probleme mit metastabilen Zuständen. Und wenn man die Sensitivity-List eines Prozesses nicht vollständig hat, dann passiert im Modelsim an der Stelle auch wenig. Die Ergebnisse aus dem Simulator sollten immer mit einer gesunden Portions Skepsis beurteilt werden. Manchmal eben "belügt" der Simulator Dich doch glatt. Weiterhin ist Simulation nicht gleich Simulation. Es gibt die Verhaltenssimulation, die einen idealen Chip vortäuscht. Dann noch die Post-Place&Route-Simulation, die auch die Struktur innerhalb des FPGA nachbildet (beim CPLD heißt das sicher anders, Post-Fit?). Beide Ergebnisse sollten kritisch verglichen werden. Fazit: Simulation ist sehr hilfreich bei der Entwicklung, ist aber nicht der Weisheit letzter Schluß. Simulationsergebnisse müssen interpretiert werden, sie sagen nichts darüber aus, ob es in Hardware tatsächlich funktioniert. ciao, Stefan.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.