mikrocontroller.net

Forum: FPGA, VHDL & Co. Problem von Abel-Code bei Simulation mit ModelSim


Autor: Jim (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Zusammen,

Hat jemand ein paar Erfahrungen mit
ich benutzt Xilinx ISE 7.1i und ModelSim 6.0a und habe ein Programm
über State Machine auf Abel-HDL geschrieben. Dort habe ich symbolische
State Description benutzt, um die Zuständen zu definieren. Während dem
Compilieren bzw.Synthese gabe es eine Warnung
======================================================================== 
=
*                            HDL Analysis
*
======================================================================== 
=
Analyzing Entity <control> (Architecture <equation>).
    Set property "load_kiss = AIM_control_sreg.kis" for unit
<AIM_control_sreg>.
WARNING:Xst:766 - "E:/control/control.vhf" line 332: Generating a
Black Box for component <AIM_control_sreg>.
...

Dannach wollte ich den Code mit ModelSim Start Version simulieren und
habe auf zwei Weisen versucht, einmal habe ich den Test Vector
geschrieben dann ModelSim gestartet, anderes Mal habe ich einfach Test
Bench Waverform verwendet, aber in den beiden Versuchen sind die
gleiche Fehlmeldungen wie folgenden ausgekommen:

# Reading D:/Modeltech_xe_starter/tcl/vsim/pref.tcl
# do control.fda
# ** Warning: (vlib-34) Library already exists at "work".
# Model Technology ModelSim XE III vcom 6.0a Compiler 2004.11 Nov 10
2004
# -- Loading package standard
# -- Loading package std_logic_1164
# -- Loading package components
# -- Loading package vcomponents
# -- Compiling entity control
# -- Compiling architecture equation of control
# ** Error: control.blc(260): 'aim_control_sreg' has not been
declared.
# ** Error: control.blc(658): VHDL Compiler exiting
# ** Error: d:/Modeltech_xe_starter/win32xoem/vcom failed.
# Error in macro ./control.fda line 5
# d:/Modeltech_xe_starter/win32xoem/vcom failed.
#     while executing
# "vcom -93 -explicit  control.blc"
...

aim_control_sreg wurde bei Abel-zu-VHDL Konvertion automatisch erzeugt.
Im Datei von control.blc auf Line 260 und control.vhf steht der gleiche
Satz so wie:
attribute load_kiss of AIM_control_sreg : component is
"AIM_control_sreg.kis";

Es ist interessant, dass das Programm auf CPLD RunnerII von ohne
Simulation funktioniert. Wieso könnte man nicht simulieren?

im vouraus danke schön!

Jim

Autor: Sven Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin...

Wenn ich dsa richtig lese erzeugt das "etwas" eine Black-Box, also
eine Netzliste oder ähnlich. Modelsim braucht aber eine VHDL
Beschreibung zur Simulation und da scheints zu hapern.

Müßte mal den VHDL Source sehen und/oder das Program das den ABEL Code
umsetzt. Wieso eigentlich ABEL?

--
 Sven Johannes

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.