Problem von Abel-Code bei Simulation mit ModelSim

[Jim (Gast)]

Hallo Zusammen,

Hat jemand ein paar Erfahrungen mit
ich benutzt Xilinx ISE 7.1i und ModelSim 6.0a und habe ein Programm
über State Machine auf Abel-HDL geschrieben. Dort habe ich symbolische
State Description benutzt, um die Zuständen zu definieren. Während dem
Compilieren bzw.Synthese gabe es eine Warnung
======================================================================== 
=
*                            HDL Analysis
*
======================================================================== 
=
Analyzing Entity <control> (Architecture <equation>).
    Set property "load_kiss = AIM_control_sreg.kis" for unit
<AIM_control_sreg>.
WARNING:Xst:766 - "E:/control/control.vhf" line 332: Generating a
Black Box for component <AIM_control_sreg>.
...

Dannach wollte ich den Code mit ModelSim Start Version simulieren und
habe auf zwei Weisen versucht, einmal habe ich den Test Vector
geschrieben dann ModelSim gestartet, anderes Mal habe ich einfach Test
Bench Waverform verwendet, aber in den beiden Versuchen sind die
gleiche Fehlmeldungen wie folgenden ausgekommen:

# Reading D:/Modeltech_xe_starter/tcl/vsim/pref.tcl
# do control.fda
# ** Warning: (vlib-34) Library already exists at "work".
# Model Technology ModelSim XE III vcom 6.0a Compiler 2004.11 Nov 10
2004
# -- Loading package standard
# -- Loading package std_logic_1164
# -- Loading package components
# -- Loading package vcomponents
# -- Compiling entity control
# -- Compiling architecture equation of control
# ** Error: control.blc(260): 'aim_control_sreg' has not been
declared.
# ** Error: control.blc(658): VHDL Compiler exiting
# ** Error: d:/Modeltech_xe_starter/win32xoem/vcom failed.
# Error in macro ./control.fda line 5
# d:/Modeltech_xe_starter/win32xoem/vcom failed.
#     while executing
# "vcom -93 -explicit  control.blc"
...

aim_control_sreg wurde bei Abel-zu-VHDL Konvertion automatisch erzeugt.
Im Datei von control.blc auf Line 260 und control.vhf steht der gleiche
Satz so wie:
attribute load_kiss of AIM_control_sreg : component is
"AIM_control_sreg.kis";

Es ist interessant, dass das Programm auf CPLD RunnerII von ohne
Simulation funktioniert. Wieso könnte man nicht simulieren?

im vouraus danke schön!

Jim

[Sven Johannes (Gast)]

Moin...

Wenn ich dsa richtig lese erzeugt das "etwas" eine Black-Box, also
eine Netzliste oder ähnlich. Modelsim braucht aber eine VHDL
Beschreibung zur Simulation und da scheints zu hapern.

Müßte mal den VHDL Source sehen und/oder das Program das den ABEL Code
umsetzt. Wieso eigentlich ABEL?

--
 Sven Johannes