Hallo Ich habe doch schon ein paar Dinge mit FPGAs gemacht. Habe mich aber nicht mit der Kapazität eines FPGAs geschäftigt. Die waren immer mehr als genug gross. Jetzt möchte ich was mit CPLD machen und habe keine Ahnung ob der CPLD genug gross für meine Idee ist. Bei CPLD wird immer mit Macrocelle argumentiert? Was versteht man eigentlich genau darunter? Gruss Der Weihnachtsmann
Eine Makrozelle ist nichts anderes als ein D - Flip - Flop. Es sind die einzigsten Elemente in CPLD´s die (jeweils ein Bit) speichern können, z.B. den internen Zustand eines Timers, Counters oder sonstiger Zustandsmaschinen. Entsprechend der Automatentheorie (Medvedev, Moore, Mealy) sind die Makrozellen hinter den logischen Verknüpfungen angeordnet.
Da muss ich dir widersprechen Harald. Eine Macrozelle enthält immer ein D-Flip-Flop, hat aber auch noch eine davor und dahinter geschaltete Logik (bzw. Look-up-Tabellen) die den größten Teil ausmachen. Desweiteren kann das D-Flip-Flop umgangen werden, um rein kombinatorische Logik schaffen. Es liegt dann allerding brach und steht für andere Dinge nicht mehr zur Verfügung. Es ist nicht möglich den kombiantorischen und speichernden Teil zu trennen, weil diese zusammengefasst sind zu der "Macrozelle". Wie die Macrozelle schematisch aufgebaut ist und wieviele Logikterme sie abbilden kann, steht im Datenblatt des Herstellers des CPLDs. Gruss Henrik
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.