Erstellung eines Subsystem in LT-Spice

Hast du mal in die Hilfe rein gesehen?

Zeichne erst mal dein Subsystem als Schaltplan.
Verbindungen nach außen machst du auf dem Schaltplan als Knotennamen.
Dabei im Fenster was nach dem Drücken auf F4 kommt, den Namen auswählen 
und in der Drop-Down-Liste "Port Type:" eben "Bi-Direct." wählen. 
Platzieren.

Wenn Subsystem fertig: Speichern des Subsystem-Schaltplans direkt ins 
Verzeichnis des Top-Level-Schaltplans. Schaltplan offen lassen.
Menü "Hierarchy"->"Open this sheet's Symbol".
Symbol zeichnen. Speichern des Symbols direkt ins Verzeichnis des 
Top-Level-Schaltplans. Jetzt kann man Subsystem-Symbol und -Schaltplan 
schließen.

Dann den Top-Level-Schaltplan öffnen. F3 und in der Drop-down-Liste oben 
das verzeichnis wählen. Subsystem platzieren und verdrahten...

mfg mf

Beispiel:

1

Die oberste Hierarchieebene hat z.B. zwei ICs, die in je einer tieferen Hierarchieebene beschrieben sind.

2

IC1 besteht aus einer Schaltung, wo drei Bipolartransistoren verbaut sind.

3

IC2 besteht aus einer Schaltung mit drei Feldeffekttransistoren.

4

5

instanziiert

6

  über

7

 ic1.sym  ______

8

    +->  | ic1  |top_level.asc

9

    |    |      |

10

    |    |  ic2 | <-+ instanziiert

11

    |    |______|   |     über

12

    |               |   ic2.sym

13

    |               |

14

    |               |

15

 ______           ______

16

|  q1  |ic1.asc  |  m2  |ic2.asc

17

|    q2|         | m3   |

18

|q3    |         |    m1|

19

|______|         |______|

Verzeichnisstruktur:
/Projektverzeichnis/Simulation/ic1.asc
/Projektverzeichnis/Simulation/ic1.sym
/Projektverzeichnis/Simulation/ic2.asc
/Projektverzeichnis/Simulation/ic2.sym
/Projektverzeichnis/Simulation/top-level.asc

mfg mf

Noch ein Beispiel:

1

Die oberste Hierarchieebene hat z.B. zwei ICs, die in tieferer Ebene beschrieben sind.

2

IC1 besteht aus einer Schaltung, wo drei Bipolartransistoren verbaut sind.

3

IC2 besteht aus einer Schaltung mit zwei Feldeffekttransistoren und aus einem IC1.

4

5

instanziiert

6

  über

7

 ic1.sym  ______

8

    +->  | ic1  |top_level.asc

9

    |    |      |

10

    |    |  ic2 | <-+

11

    |    |      |   |    beide

12

    |    |  ic2 | <-* instanziiert

13

    |    |______|   |     über

14

    |               |   ic2.sym

15

    |               |

16

    |               |

17

 ______           ______

18

|  q1  |ic1.asc  |  m2  |ic2.asc

19

|    q2|         |    m1|

20

|q3    |     +-> |ic1   |

21

|______|     |   |______|

22

   |         |

23

   +---------+

24

   instanziiert

25

   über ic1.sym

Verzeichnisstruktur sähe genauso aus.
IC2 wird nur 1x modelliert aber 2x instanziiert.
IC1 wird nur 1x modelliert aber 3x auf verschiedenen Ebenen 
instanziiert, davon 2x über IC2.

mfg mf

Ich verstehe dein Problem nicht.
Auf einem Schaltplan kann man mehrere Symbole die Unterschaltpläne 
repräsentieren platzieren. Hab das gerade extra nochmals getestet.