Automation der BRAM-Initialisierung, Spartan3an

[Jo M. (jomo)]

Hallo zusammen,

ich habe eine Frage zur Automation der BRAM-Initialisierung. In meiner 
Anwendung habe ich insgesamt 32 Platinen, auf denen jeweils ein 
Spartan3AN-FPGA verbaut werden soll. Alle FPGAs machen im Prinzip das 
gleiche, nur verwenden sie unterschiedliche Daten. Im Moment mache ich 
es so, dass ich den BRAM mit einem coe-file initialisiere, ähnlich wie 
hier beschrieben: 
http://vhdlguru.blogspot.de/search/label/core%20generator

Im Moment verwende ich noch das Spartan3AN-Starter Board und arbeite mit 
dem CORE-Generator unter Xilinx ISE Design Suite 13.4 (XILINX ISE 
Webpack). Es funktioniert auch alles wie es soll. Der 
Kompilierungsprozess, Transfer zum FPGA etc. dauert leider sehr lange.

Da ich aber die Daten relativ häufig ändern muss, wäre eine Lösung 
interessant, die den ganzen Prozess beschleunigen würde, z.B. mittels 
einer einfachen grafische Benutzeroberfläche. Prinzipiell möchte ich den 
Programmcode belassen, nur die Daten (nicht flüchtig) austauschen. 
Hättet ihr hierfür eine Idee?

Auch andere Möglichkeiten als das coe-file wären interessant!

Viele Grüße

[Christian R. (supachris)]

Das geht schon, aber nur mit command line tools, die eigentlich beim EDK 
dabei sind. Da gibts nämlich einen Punkt das Bit-File mit dem 
Programmcode für den embedded Prozessor zu aktualisieren.
Das COE File wird eh in ein BMM File umgewandelt. Das Tool zum 
integrieren des bmm File in das Bit File nennt sich Data2Mem, da gibts 
auch einen User Guide: UG658 müsste das sein.