MIG - Benutzung

[Trundle T. (shaheed)]

Hi,

ich hätte mal ein paar allgemeine Fragen zum Memory Interface IP-Core 
von Xilinx.

Es geht um folgendes:

Ich habe die Aufgabe für eine spätere Anwendung eine Art Testboard zu 
entwicklen. Dieses Testboard soll aus verschiedenen Mikrocontroller, 
Fpgas und Speicher bestehen. diese sollten die spätere Endfunktion 
erfüllen und möglichst noch verschiedene Option von Optimierung und 
Umstrukturierung bieten können.
Meine Frage ist nun :
Es sollen mehrere Fpga und externer Speicher (so um die 8Gb) auf dem 
Board eingesetzt werden. Grundfunktionen bzw.-elemente der Fpga sind 
definiert bzw. in Testversionen schon getrennt implementiert und getest 
(auf Eval-Boards) aber noch lange nicht alle und wir sind noch weit 
entfernt zu sagen wir haben nen komplettes Build für den Fpga. Das soll 
alles noch variable und veränderbar bleiben auf dem Testboard. Mir geht 
es jetzt um die Schnittstelle zwischen dem Fpga (nen größerer Spartan 6 
vllt) und den Speicherbausteinen, und damit um die Verwendung vom 
MIC-Generator von Xilinx. Hab mir ein bissel die Datenblätter 
(userguides, etc ) angeschaut und da wird ein relativ aufwendiger 
Design-flow beschrieben. In diesem Design-flow wird geraten bzw. davon 
ausgegangen, dass die kompletten Funktionen des Fpga implementiert und 
fertig sind, man als letztes den MIC generiert und dann erst Platine 
entwirft und soweiter. Das scheint daran zu liegen, dass der 
MIC-Generator ein Teil des UCF-file schreiben muss. Das heißt nach dem 
Verwenden des MIC-Generator ist die Pin-Belegung für das 
Speicherinterface festgelegt.
Hat irgendjmd Erfahrung mit dem Generator und weiß ob das auch anders 
funktioniert. Ich mir so zusagen zwar schon überlegen kann wie mein 
Memory-Interface aussehen soll, wie viele Pins es hat etc, aber das 
ganze variable bleibt?? So das ich erst meine Testplatine entwerfen und 
produzieren lassen kann und dann das Memory-Interface implementiere.

Eine weitere Frage wäre noch in den Userguides werden verschiedene 
Ram-Bausteine empfohlen (wir wollen wohl aufgrund der benötigten 
Geschwindigkeit und auch um spätere Lieferschwierigkeiten moderne Rams 
verwenden, vllt sogar DDR3 wenns möglich ist), kann man auch andere Rams 
verwenden ?? oder sollte man die empfohlenen verwenden.

Zum Verständnis, dieses Testboard soll einen gewissen 
Try-and-error-Spielraum lassen um verschiedene Funktionen und deren 
Umsetzungmöglichkeiten zu testen.


vielen im voraus Dank für eure Antworten

[namenlos (Gast)]

Wenn Du Spartan6 in Verbindung mit LPDDR, DDR2 oder DDR3 nimmst, 
empfiehlt es sich, einen der 2 oder 4 im Silizium bereits vorhanden MCBs 
zu verwenden
(-> betse Performance, wenigste Ressourcen).
Dann wiederum sind die IO-Pins sowiso schon fest vorgegeben - und MIG 
bietet den einfachsten Einstieg, um diese(n) MCB auch richtig 
anzusteuern