Hallo, vor ein paar Jahren (oke nicht ganz so viel aber vor langer Zeit ;-) habe ich - und ich glaube in diesem Forum - jemand gesehen der seine eigene CPU zusammengebaut hat. Nunja, das ist IMHO in Verilog "ziemlich einfach", aber derjenige hat NUR einen RAM Baustein und Standard CMOS Bauteile der 74er Serie verwendet (und einen Taktgenerator) sonst NIX! Soweit ich mich an die Photos erinnere waren das etliche Standard EURO-Lochrasterkarten auf denen die Chips zusammengefädelt waren. Derjenige hat dann auch noch diverse Spiele in sozusagen seine eigene ASM-Sprache portiert und das Teil hat wirklich funktioniert - wenn auch langsam. Ich fand das damals schon faszinierend, nur nachdem ich jetzt an der UNI diverse VOs über Rechnerdesign habe (Modellierung der PDP8 bis auf Logikebene in Verilog) möchte ich das gerne wieder anschauen nur leider finde ich nix mehr. Hat jemand noch einen Link bzw. eine Ahnung wer das gemacht hat? Vielleicht findet sich derjenige ja sogar noch in diesem Forum? Vielen Dank Andi. PS: Wie schon geschrieben, bei uns wird das alles anhand von Verilog gezeigt, aber obwohl es eine tolle Sprache is, verspür' ich irgendwie eine Abneigung dagegen...Ein Modell auf Basis "echter" Logikbausteine würd' mir da viel mehr zusagen (wenn auch nur in der Theorie) und genau das ist/war die o.g. CPU
Hey cool danke, genau das hab ich gemeint!! Allerdings kam mir vor, dass die damalige Version sogar aus Lochraster war und die Platinen nicht mal geätzt...aber egal Vielen Dank für den Link! Andi.
schon, aber in einem Punkt hat der man recht, sein Wissenvorsprung ist nach diesem Projekt enorm. Oder?
Hallo zusammen! Hier muss ich mich auch mal wieder melden! Ich hatte doch vor etwas längerer Zeit einen Thread gestartet, in dem es um den Selbstbau einer CPU ging. Ich habe jetzt die CPU in den letzten Ferien fertig aufgebaut und siehe da sie lief! Zuerst lief sie mit 1 Mhz stabil, danach habe ich die Taktfrequenz weiter erhöht und mit mehreren AVR´s die Daten an verschiedenen IC´s aufgezeichnet. Mit 9 Mhz lief sie noch recht stabil, (alle paar Minuten sprang sie aus der Endlosschleife, mit der ich getestet hatte) und bei 10 Mhz fingen plötzlich ein paar Gatter an zu schwingen. Kurz darauf verabschiedete sich fast eine ganze Platine :-( Ich habe mir jetzt eine Simulation geschrieben (was ich lieber schon davor gemacht hätte) und siehe da, ab ca. 10 Mhz fing die ganze CPU an irgendwelche Zustände auszugeben. Da ich leider durch zu lange Laufzeiten nicht höher takten kann und ich mit 6 Mhz nur auf ca. 0,4Mips komme überlege ich eine neue CPU zu entwerfen. Was haltet ihr von einer CPU mit einer Art "Pipeline". Jeder Befehl ist in zwei Teile unterteilt, die jeweils 6 Takte benötigen: Interner Bus & externer Bus! So würde ich schon mit 6 Mhz auf 1MIPS kommen, was die Gatter ja nach meinen Messungen schaffen müssten. Glaubt ihr, das es möglich ist, so etwas zu bauen, oder das die Probleme noch größer werden? Würde mich sehr über eure Meinung freuen! Gruß Tobias
Andy: natürlich, das Wort krank war durchaus positiv gemeint, Grüße ;Matthias (der hier eigentlich EZ81 heißt, wenn er dran denkt...)
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.