Flanke eines Rechtecksignals verzögern

[A. R. (redegle)]

Hallo,

gibt es eine Möglichkeit, gezielt die steigende oder die fallende Flanke 
eines Rechtecksignals zu verzögern?

Aufgabenstellung:
Ein Optokoppler liefert ein Rechtecksignal, welches von einem 
Treiberbaustein als low oder als high interpretiert wird.

Low   0 bis 0,8V
High  2 bis 5V

Der Optokoppler hat eine Anstiegszeit von ca 3ns und einen 
Innenwiderstand von 100 bis 200 ohm.

Ich möchte nun einmal die fallende Flanke verzögern und die steigende 
Flanke nicht verzögern.
Das andere mal möchte ich die steigende Flanke verzögern und die 
fallende Flanke nicht verzögern.

Die zu erreichende Verzögerung beträgt 10ns bis 100ns und sollte am 
besten variable sein.
Am liebsten währe mir ein IC oder eine anloge Schaltung.

Ein Versuch befindet sich im Anhang.
Das Problem ist, dass das Ausgangssignal bei der steigenden Flanke über 
die parasitäre Kapazität der Diode extrem schnell ansteigt. Das 
Abfallen, welches schneller sein sollte dauert viel länger. Zu beachten 
sind die geltenden Pegel.

[Gernot (Gast)]

Du musst halt einfach die beiden Flanken mit einfachen logik-ics 
"trennen" und durch z.B. solche ICs schicken...
http://www.digikey.com/product-search/en/integrated-circuits-ics/clock-timing-delay-lines/2556128

ist das eine Lösung?

[Lukas K. (carrotindustries)]

Hier mal meine Lösung; die Verzögerung kannst du über R/C bzw. die 
Schaltschwelle von A1 (Komparator verwenden) einstellen.

[A. R. (redegle)]

@ Lukas K.,

vielen Dank für die Antwort die Idee mit den Logik-Gattern ist super.

Werde einen SN74LVC2G08 als UND und einen SN74LVC2G32 als ODER benutzen.

@Gernot,

das ist mir leider etwas zu aufwendig aber danke für den Vorschlag