2 x CLK an einem CPLD

[Peter (Gast)]

Hallo,

folgendes Problem:
Ich  habe hier eine Schaltung aus einem CPLD und 2 Oszillatoren. 
Oszillator A hat 100 MHz und Oszi B hat 17 MHz. Oszi A ist nicht immer 
aktiv, d.h. er gibt auch mal kein CLK-Signal aus. Oszi B gibt immer 17 
MHz aus.

Kann ich den CPLD irgendwie dazu bringen, Oszi A zu verwenden (falls 
aktiv) und ansonsten Oszi B? In dem Design ist kein Mikrocontroller 
drinnen.

Gruß Peter

[Falk B. (falk)]

Taktmultiplexer, Takterkennung des 100 MHz Taktes mit dem immer 
vorhandenen 17MHz takt. Siehe auch Taktung FPGA/CPLD.

[Knackiputzi (Gast)]

http://www.edaboard.com/thread43419.html

[Peter (Gast)]

Ich sag mal Danke für die Antworten, hatte aber noch keine Gelegenheit 
mich damit zu befassen.