Speicherblockberechnung

[Marc85 (Gast)]

Hallo zusammen,

ich habe inzwischen herausbekommen, wie die M9K Blöcke meines FPGA 
aufgeteilt sind:

http://quartushelp.altera.com/9.1/mergedProjects/reference/glossary/def_m9k.htm

Trotzdem bleiben noch ein paar Fragen offen:
Ich stelle beispielsweise am Clocked Video Input eine FIFO-Tiefe von 
8192 ein(rein hypothetisch). Nun habe ich eine 8bit parallel. Also 
bräuchte ich doch 3*8 Blöcke, da jeder Block nur eine Weite von 1bit 
hat. Soweit so gut, das ergebnis ist jedoch, das 50 Blöcke benutzt 
werden.
Jetzt habe ich ein wenig herum experimentiert.
Nutze ich eine FIFO Tiefe von 8185, so werden nur 25 Blöcke benutzt. Das 
sagt mir, das anscheinend die letzten paar bits, für irgendetwas anderes 
benötigt werden, die Frage ist nur, wofür?
Desweiteren müssten, wie oben beschrieben, 24 Blöcke benutzt werden, und 
nicht 25. Wofür wird der letzte Block benutzt?
Ausserdem stellt sich mir noch die Frage, wieso der Compiler, wenn ich 
eine Tiefe von 8200 nutze, nicht 24*8192 und zusätzlich noch 1*256 
benutzt. Denn der 256er hätten ja eine Weite von 32bit und könnten somit 
die 24 benötigten bit auf einmal verarbeiten. Dann wären nur 25 statt 48 
(bzw. 50) von nöten.

Danke an alle und frohe Weihnachten!

Gruß

Marc

[J. S. (engineer)]

Die RAMs werden passend zusammengefasst. Es sind übrigend 9 Bit.