benutzerdefinierten Datentyp, einer anderen Komponente übergeben

[array (Gast)]

Hallo,

ich möchte in VHDL einen benutzerdefinierten Datentyp, einer anderen 
Komponente übergeben. Wie kann man dies realisieren?

Bsp.

type array123_t is array (0 to 1) of std_logic_vector (31 downto 0);
signal array123 : array123_t;

entity test is
    Port ( 
      clk    : in  STD_LOGIC;
      array123 : OUT array123_t
   );
end test

Hier meckert er (zu recht), das er den Datentyp nicht kennt. Aber wo 
kann ich den Datentyp bekannt machen.
Vielen Dank.

[array (Gast)]

Hallo,

konnte es selber lösen.
Antwort steht hier:
Beitrag "struct in VHDL"
Trotzdem Danke