Mehrere asynchrone serielle Daten einlesen

[Achim (Gast)]

Hallo zusammen,

ich habe 10 gleiche Datenquellen (24 Bit Serdes), die unabhängig von 
einander Daten mit etwa 100Mbit senden. In das (Spartan 6) FPGA kommen 
je 10 Takt und 10 Datenleitungen (bzw. 20 differentiell). Ich will die 
Daten pro Kanal im FPGA parallelisieren und weiter verarbeiten. Es gibt 
so viele Möglichkeiten dafür, dass ich mir nicht sicher bin, welches der 
"richtige" bzw. gängige Weg ist. Sollte man die eingehenden Takte an 
Lokale Clockbuffer setzen, die Daten einlesen und dann an die interne 
Taktdomäne übergeben? Gibt es einen eleganten Weg über die ISERDES 
Primitives, auch wenn die nur kaskadiert bis 16:1 einlesen können?

Freue mich über jede Idee oder Anregung!

Grüße, Achim

[Dieter (Gast)]

Zuerst alles mit dem Datenclock in ein Input Fifo schreiben,
dann mit dem Systemclock weiterverarbeiten!