Lattice FPGA Block Ram Module Simulation

[Lattice FPGA Block Ram Module Simulation (Gast)]

Hallo zusammen,

der Einsatz des Block Ram eines Lattice FPGA und der vordefinierten 
Module ist kein Problem für mich. Lediglich die Simulation der durch das 
"IPExpress" Tool generierten Module funktioniert nicht wirklich.

Ich habe erfahren, dass eine Simulation möglich wäre. Ich möchte mir das 
Schreiben von eigenem Simulationscode sparen. Eine Testbench ist schon 
vorhanden und ich möchte einfach das Modul, welches auf den Block Ram 
zugreift, instanziieren. Leider gelingt diese Simulation nicht, da ich 
den HDL-Code für die instanziierten Module nicht finde!!

Kann mir jemand weiterhelfen? Muss irgendwelche anderen Dateien noch 
einbinden??

Vielen Dank schonmal!!

Gruß Johannes

[Ale (Gast)]

Ich hatte damit kein Problem (Gibts so ein Wizard für einfache 
Einsteig), aber ein Paar extra modules wurden für die Simulation 
notwendig, Power Controller und Power on Reset. Mindestens für Lattice 
simulator.
Der built-in simulator war leider nicht stabil, Projekt ändern neu 
erfassen->Program gefroren :(

[Lattice User (Gast)]

Lattice FPGA Block Ram Module Simulation schrieb im Beitrag #3112200:

> zugreift, instanziieren. Leider gelingt diese Simulation nicht, da ich
> den HDL-Code für die instanziierten Module nicht finde!!
>

Musst du noch mal genau hinschauen.

Für Architekturmodule generiert IPExpress 4 Dateien (neben ein paar 
temporären und log Dateien).

Z.B. für my_blockram:
my_blockram.ipx
my_blockram.lpc
my_blockram.vhdl (oder.v)
my_blockram_tmpl.vhdl (oder .v)

.ipx ist eine xml Datei die auf die anderen 3 verweist

.lpc enthält die Einstellungen aus der IPExpress GUI.

.vhdl Das eigentliche Modul, kann man auch direkt im Simulator bzw 
Diamond verwenden. Ich hatte da auch schon Modifikationen gemacht weil 
IPExpress etwas nicht direkt machen wollte was ich brauchte. (Dann kann 
man natürlich IPExpress nicht mehr verwenden um Einstellungen zu ändern)

_tmpl.v Beispiel für die Instanzierung

[Lattice FPGA Block Ram Module Simulation (Gast)]

Hat sich erledigt...hatte die Library des FPGAs falsch eingebunden.

Shame on me