Gast
#3112200
Hallo zusammen, der Einsatz des Block Ram eines Lattice FPGA und der vordefinierten Module ist kein Problem für mich. Lediglich die Simulation der durch das "IPExpress" Tool generierten Module funktioniert nicht wirklich. Ich habe erfahren, dass eine Simulation möglich wäre. Ich möchte mir das Schreiben von eigenem Simulationscode sparen. Eine Testbench ist schon vorhanden und ich möchte einfach das Modul, welches auf den Block Ram zugreift, instanziieren. Leider gelingt diese Simulation nicht, da ich den HDL-Code für die instanziierten Module nicht finde!! Kann mir jemand weiterhelfen? Muss irgendwelche anderen Dateien noch einbinden?? Vielen Dank schonmal!! Gruß Johannes