Lattice FPGA Block Ram Module Simulation

Gast #3112200
Lesenswert?
• ▲
▼
Hallo zusammen,

der Einsatz des Block Ram eines Lattice FPGA und der vordefinierten 
Module ist kein Problem für mich. Lediglich die Simulation der durch das 
"IPExpress" Tool generierten Module funktioniert nicht wirklich.

Ich habe erfahren, dass eine Simulation möglich wäre. Ich möchte mir das 
Schreiben von eigenem Simulationscode sparen. Eine Testbench ist schon 
vorhanden und ich möchte einfach das Modul, welches auf den Block Ram 
zugreift, instanziieren. Leider gelingt diese Simulation nicht, da ich 
den HDL-Code für die instanziierten Module nicht finde!!

Kann mir jemand weiterhelfen? Muss irgendwelche anderen Dateien noch 
einbinden??

Vielen Dank schonmal!!

Gruß Johannes
Gast #3112245
Lesenswert?
• ▲
▼
Ich hatte damit kein Problem (Gibts so ein Wizard für einfache 
Einsteig), aber ein Paar extra modules wurden für die Simulation 
notwendig, Power Controller und Power on Reset. Mindestens für Lattice 
simulator.
Der built-in simulator war leider nicht stabil, Projekt ändern neu 
erfassen->Program gefroren :(
Gast #3112484
Lesenswert?
• ▲
▼
Lattice FPGA Block Ram Module Simulation schrieb im Beitrag #3112200:

> zugreift, instanziieren. Leider gelingt diese Simulation nicht, da ich
> den HDL-Code für die instanziierten Module nicht finde!!
>

Musst du noch mal genau hinschauen.

Für Architekturmodule generiert IPExpress 4 Dateien (neben ein paar 
temporären und log Dateien).

Z.B. für my_blockram:
my_blockram.ipx
my_blockram.lpc
my_blockram.vhdl (oder.v)
my_blockram_tmpl.vhdl (oder .v)

.ipx ist eine xml Datei die auf die anderen 3 verweist

.lpc enthält die Einstellungen aus der IPExpress GUI.

.vhdl Das eigentliche Modul, kann man auch direkt im Simulator bzw 
Diamond verwenden. Ich hatte da auch schon Modifikationen gemacht weil 
IPExpress etwas nicht direkt machen wollte was ich brauchte. (Dann kann 
man natürlich IPExpress nicht mehr verwenden um Einstellungen zu ändern)

_tmpl.v Beispiel für die Instanzierung

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.