Hallo zusammen, hat schon jemand von euch mit dem AC701 Board gearbeitet und eventuell sogar den 7er Serie GTP da verwendet? Ich hab da ein blödes Problem: Ich krieg irgendwie die Clock Correction nicht recht zum Laufen. Ich hab ein Design vom SP605 was dort extrem zuverlässig lief, auf den Artix 7 AC701 portiert. Abgesehen davon, dass der GTP einen extrem abartige Reset-Sequenz benötigt, läuft aber das Alignment und/oder Clock Correction trotz korrkter Einstellung nicht wirklich. Ich nutze das SFP Modul, auf der Gegenseite sitzt ein ML605 Board. Vielleicht hat ja jemand von euch schon damit gearbeitet. Im Xilinx Forum dauert es meistens Wochen, bis mal jemand antwortet, daher wollt ich hier erst mal fragen.
Gast
#4155410
Nimmst Du Vivado oder noch die ISE? ISE kann zwar den 200T, hat aber Probleme mit den GTP.
Das war ja vor über zwei Jahren. Klar, mittlerweile längst Vivado, der GTP geht auch gut, nur dessen Simulation hakelt. Wir haben inzwischen ein paar Artix Designs im Einsatz.
Gast
#4315702
Ich habe jetzt gesehen, dass ISe überhaupt nur die grossen Bausteine des Artix unterstützt. Macht wohl wenig Sinn, noch bei der ISE zu bleiben? Ich habe jetzt doch die Umstellung vor mir und einfach Bammel, Vivado zu nehmen.
M. F. schrieb: > Ich habe jetzt gesehen, dass ISe überhaupt nur die grossen > Bausteine des > Artix unterstützt. Eben die, die bei Release der 14.7 schon draußen waren. > Macht wohl wenig Sinn, noch bei der ISE zu bleiben? Richtig. Denn das ist auch nur so halbwegs in ISE implementiert. Die Cores laufen noch nicht rund und die ganzen Stromspar-Features sind nicht (richtig) drin. jedenfall braucht ein identisches Design mit VIVADO bei mir viel weniger Strom als mit ISE übersetzt. > Ich habe jetzt doch die Umstellung vor mir und einfach Bammel, Vivado zu > nehmen. Tja. Ist bisschen Umgewöhnung, aber es läuft mittlerweile auch ganz OK. Der Hardware-Manager spinnt manchmal, aber das kennt man ja von Impact. Eine Sache fehlt leider komplett: Das automatische Erzeugen von Testbenches. Aber mit Notepad++ und dem VHDL Plugin gehts auch ganz gut.
Ich habe den Umstieg bisher auch nicht vollbracht, da ich mit dem Spartan6 arbeite. Jetzt überlege ich mir das Arty board von Digilent zu zulegen. http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,1487&Prod=ARTY Interessant ist, wenn das Chipscope jetzt frei ist. Stimmt das auch für das Webpack (freie Version)? Beitrag "Vivado-Geraffel" Dann würde ich schneller umsteigen.
Gast
#4317026
René D. schrieb: > wenn das Chipscope jetzt frei ist. Ist es aber nicht.
Gast
#4317072
Christian R. schrieb: > http://www.xilinx.com/products/design-tools/vivado... Präzise: 'Debug IP, ILA' ist das neue Chipscope.
Der Gilb schrieb: > René D. schrieb: >> wenn das Chipscope jetzt frei ist. > > > Ist es aber nicht. OK. Hatte ich mir auch nicht vorstellen können. Aber: Ich habe gerade den Lieferumfang gescheckt. Kein Netzteil aber ein Gutschein Wäre für genau für das IC dabei. - 1x Avnet Artix-7 35T Evaluation Board - Ein Gutschein für die Vivado Design Edition, Device-Locked auf den Artix-7 XC7A35T FPGA Somit immer noch interessant.
Gast
#4324549
Geht aber wohl nur mit dem Chip oder? ChipScope Definition files kann man ja mit jeder Version anlegen, aber synthezisieren geht es nicht. Ich brauche es wenn schon für Artix UND Spartan. Der grosse Mist ist, dass Vivado den Spartan wohl gar nicht mehr unterstützt, wie mir scheint,
Das wird nicht klappen, denn Spartan 6 geht nur mit ISE und ChipScope und die kleinen Artixe nur mit Vivado. Und device locked...naja sagt ja alles.
Gast
#4324941
Jetzt gibt die Software schon vor, welche HW man bearbeiten darf. So alt ist der S6 nun auch wieder nicht. Da hat Xilinx den verwanzten Chip einfach mit einer verwanzten SW allein gelassen. Irgendwie auch wieder konsequent.
Die Lösung dieses scheinbaren Dilemmas liegt in der Verwendung eines Artix 100. Der lässt sich mit ISE und Vivado gleichermaßen bespassen. Und zwar mit den freien Versionen.