[S] I2S --> PWM Wandler welcher 32-bit clock rate verarbeiten kann (wg. VS1053)

[Benjamin R. (shooter_benny)]

Hallo,

ich suche einen Wandler, welches aus ein digitalen I2S Audio-Signal 
eines VS1053 (MP3-Dekoder) ein PWM Signal zur Ansteuerung einer Class-D 
Endstufe generiert (z.B. für TAS5342).

I2S-Signal des VS1053 (Master):
MCLK = 12,288 MHz
Samplefrequenz Fs = 192, 96 oder 48 kHz.
16-bit
SCLK = 32 * Fs (!!!)

Das Problem: Alle die ich bisher gefunden haben setzen eine SCLK von 
48*Fs bzw. 64*Fs voraus, wie z.B. TAS5010 von Texas.

Die Alternative von TI (TAS5715, kompletter Verstärker mit I2S-Eingang 
welcher 32*Fs unterstützt) hat leider nur 25W Ausgangsleistung. Ich 
möchte jedoch mind. 40W.


Bin für jeden Tipp dankbar um den VS1053 über I2S an eine Class-D 
Endstufe zu bekommen.

EDIT: 2-ch wäre wünschenswert muss aber nicht sein. Lieber lasse ich ein 
paar Ein- und Ausgänge unbeschaltet als einen zusätzlichen Samplerate 
Converter zu verbauen.

Vielen Dank!

mfg
Benny

[Stefan S. (br4in)]

Hallo,

da ich von den oben genannten vs1053-Dekodern ebenfalls welche habe, 
möchte ich mich der Frage anschließen.
Der I2S SCLK-Standard scheint da wohl recht "unüblich" zu sein, die 
PWM-Prozessoren von TI können alle mit 32*f_s nichts anfangen.
Hat hier keiner der Audio-Freaks einen Tipp?

Gruß,
Stefan

[Proflo (Gast)]

Datenblatt S.82:

I2S_CF_SRATE controls the output samplerate. When set to 48 kHz, SCLK is 
MCLK divided by 8,
when 96 kHz SCLK is MCLK divided by 4, and when 192 kHz SCLK is MCLK 
divided by 2.
I2S_CF_SRATE can only be changed when I2S_CF_ENA is 0.

Master Clock ist 12,288MHz

12288000 Hz / 8 = 1536000 Hz
1536000 Hz / 48000 Hz = 32 Bit
32 Bit / 2 channels = 16 Bit/channel

Woher hast du deine Informationen?

[Benjamin R. (shooter_benny)]

Hallo Proflo,

genau so hab ich es ausgerechnet --> VS1053 liefert 32*FS.

Problem: Ich kann diese Daten in keinen PWM-Wandler geben, da z.B. alle 
von TI angebotenen 64*FS am Eingang möchten.

Gruß
Benny

[Daniel P. (ppowers)]

Ich weiß, der Thread ist schon "etwas älter", allerdings hilft die Info 
zu dem Thema trotzdem irgendwem mal weiter:
http://www.compuphase.com/mp3/vs10x3_i2s.htm
(es werden dort. u.A. kompatible DACs aufgeführt)

[J. S. (engineer)]

Wie hast Du es gelöst? Mit welchem Chip?

Und: War das PWM oder doch PDM?
Üblicherweise steuert man Class-D mit geregelter PDM an.(?)

Falls das noch von Interesse ist: Ich habe einen konfigurierbaren Core, 
den man in einen FPGA oder auch PLD bringen könnte. Anschluss I2S oder 
S/PDIF.
Ausgabe DSD als PDM, direkt filterbar. Bandbreitenbegrenzung des 
ausgehenden Audiosignals variabel schaltbar. Funktioniert asynchron oder 
(besser!) synchron auf ganzzahligen Vielfachen der MCLOCK. Ein solches 
Thema wie das hier beschriebene ließe sich damit lösen.