Timing report für Xilinx?

[P. K. (pek)]

Ich bin daran eine Testsynthese für Artix-7 durchzuführen, und benutze 
dazu Vivado v2013.1 (64-bit). Bin mich Quartus II gewohnt, und habe 
meine liebe Mühe damit, Timing-Reports zu generieren.

Folgendes Quartus II Timinganalyzer Command würde ich gerne umsetzen:

report_timing -to_clock { p3_dclk } -from [get_keepers {SENSACQ:SA|ACQPORT:AP3|regSens_cur[1]}] -setup -npaths 10 -detail full_path -panel_name {timing_2}

Ich will die schlimmsten Pfade vom Register regSens_cur[1], welche in 
derselben Clock Domain wieder in ein Register gehen (in diesem Falle 
p3_dclk) anzeigen. Mit dem Umsetzen bin ich schon soweit gekommen:

report_timing -from [get_pins {SA/AP3/regSens_cur*[1]/C}] -to_clock { p3_dclk } -delay_type min_max -max_paths 10 -sort_by group -input_pins -name timing_2

Aber das Tool will "-to_clock" nicht kennen. Wie setze ich das um?

[P. K. (pek)]

Bin ihm in der Zwischenzeit selbst auf die Schliche gekommen:

report_timing -from [get_pins {SA/AP3/regSens_cur*[*]/C}] -to [get_clocks {p3_dclk}] -delay_type min_max -max_paths 10 -sort_by group -input_pins -name timing_2