PCIe beim Artix 7

[Johann (Gast)]

Hallo Leute,

ich habe gesehen das es ein neues Artix 7 SDK Boadk mit PCIe 2.0 von 
Xilinx gibt.

Hat jemand schon den PCIe 2.0 Hardwarecore vom Artix 7 in Betrieb 
genommen?

[Christian R. (supachris)]

Den PCIe hab ich nicht getestet, aber den darunterliegenden GTP an sich 
hab ich (endlich) laufen. Das ist echt gruselig. Der Core Generator hat 
die gleichen Bugs wie der vom Spartan 6, nur kommen jetzt noch ein paar 
Hardware-Bugs dazu, die mit einem riesigen Wrapper wieder ausgebügelt 
werden müssen. Am schlimmsten ist der Reset, da muss dann eine exra 
Logik in den DRP schreiben, warten, zurücklesen, wieder 
schreiben....einfach nur grottig. Nur weil das production silicon da 
einen Bug hat. Man merkt eben den Kostendruck. Mach dich also auf einige 
Arbeit und viel graue Haare gefasst.

[Johann (Gast)]

Das hört sich ja schon wieder toll an :-)

Danke für die Infos

[Christian R. (supachris)]

Naja, funktionieren tut es zumindest. Seit ein paar Tagen gibts ja die 
14.6 da ist der Core für den GTP zumindest in der Version 2.6 für 
Production freigegeben. Hat aber immer noch den selben Bug der mich 
immer ärgert: Clock Correction so eingestellt, dass man eine Sequenz hat 
mit einem K-Char und einem Don´t Care. Aber der CoreGen generiert immer 
ein "1111" für den Valid-Vektor, das würde bedeuten dass man 4 gültige 
Bytes in der Sequenz hat. Nach jeder Änderung am Core muss man die VHDL 
Wrapper Datei manuell anpassen. Zieht sich schon seit dem Spartan 6 
durch. Sind halt viele solche Kleinigkeiten...

[Johann (Gast)]

Schreib doch mal Xilinx an. Dann werden die es hoffentlich in der 
nächsten Version beseitigen.