Forum: FPGA, VHDL & Co. CPLD für Adresskodierung schnell genug?


von MZChris (Gast)


Lesenswert?

Hallo Foristen,
habe mal eine generelle Frage zu CPLDs. Ich würde gerne schnell Daten 
aus einem Cameralink Interface in ein SRAM übertragen. Pixelclock wäre 
warscheinlich 60Mhz. Ist es vom timing zu schaffen in ein 10ns SRam zu 
schreiben, wenn die Adresscodierung und WE, OE Signale über ein CPLD 
generiert werden?
Ich dachte daran ein ispMach4000V/B/C/Z von Lattice(propagation delay 
2.5ns) zu benutzen.
Bin für anregende Antworten dankbar.
Grüße
Chris

von Falk B. (falk)


Lesenswert?

Könnte klappen, wenn man es richtig macht.

von MCUA (Gast)


Lesenswert?

>Ich dachte daran ein ispMach4000V/B/C/Z von Lattice(propagation delay
>2.5ns) zu benutzen.
Das sind mW die schnellsten, für Pin-Pin-Transfer.
(allerdings wird es deshalb auch etwas teurer)

von MZChris (Gast)


Lesenswert?

Moin,
@MCUA Der Preis ist zweitrangig für mich, da es nur wenige Stck. sind 
die ich bauen will. Keine Serienfertigung. :)
@Falk was meinst du denn wenn man es richtig macht?hast du einen Tip wo 
ich besonders drauf achten müßte?
Habe erst einmal ein CPLD programmiert, ist aber schon ne weile her und 
da waren es keine hohen Taktraten.
Gruß
Chris

von Falk B. (falk)


Lesenswert?

@MZChris (Gast)

>@Falk was meinst du denn wenn man es richtig macht?hast du einen Tip wo
>ich besonders drauf achten müßte?

Naja, 60 MHz sind schon recht flott, sind immerhin nur 16,6ns 
Periodendauer. In dieser Zeit muss man die Adresse und Daten ausgeben, 
bisschen warten, den Schreibpuls erzeugen und wieder ein bisschen 
warten. Das mit einem 10ns SRAM, hmmm, sportlich. Wenn man sich keinen 
unnötigen Stress machen will, macht man einfach den Speicherbus doppelt 
so breit wie den CameraLink Bus und taktet alles auf der halben 
Frequenz. Das kostet natürlich IOs und Logikresourcen.
Allgemein muss man das Ganze sehr stark mit FlipFlips gestalten, sprich, 
alle kombinatiorischen Pfade eher kurz halten. Die Steuersignale für den 
SRAM müsen direkt aus FlipFlops kommen (Moore state machine).

von MCUA (Gast)


Lesenswert?

> in ein 10ns SRam..
meint norm.weise 10ns Read/Write-CycleTime von 10ns (WE-Puls ca 8ns). 
Also hier max 100MWr/s.
Von daher wäre genug Luft bei 16ns.
Wenn das Dekodieren zu lange dauern sollte, einfach mit kleiner Pipeline 
die Adr. u Daten zwischenspeichern (würde auch ins PLD passen).

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.