[MicroBlaze] Uart-Problem

[Thomas (Gast)]

Hallo Zusammen,

ich spiele gerade mit dem Entwicklungsboard SP601 herum und sammle erste 
Erfahrungen mit dem FPGA.

Ein Projekt war es einen MicroBlaze mit einfachem HelloWorld Programm 
auf dem FPGA zu bringen. Dabei wurde über einen Uart (uartlite) etwas an 
die Konsole geschrieben. Ebenfalls sollten ein paar LEDs blinken 
(gesteuert vom MicroBlaze).

Das hat soweit alles wunderbar funktioniert.

Nun habe ich ein weiteres Projekt, nur dem MicroBlaze wurde ein 
EthernetCore hinzugefügt (ethernetLite). MicroBlaze macht jedoch nichts 
weiter mit diesem Core - der Quellcode ist immer noch der gleiche wie 
beim vorherigem Projekt.

Allerdings funktioniert nun die Uart-Schnittstelle nicht mehr, die LEDs 
blinken jedoch weiterhin. Der MicroBlaze läuft also definitiv. Ich kann 
im SDK auch den Quellcode vom neuen Projekt (der im Grunde wie der alte 
ist) auch auf die alte Hardware beziehen (unter Xilinx Tools/Program 
FPGA), und dann läuft alles (LEDs+Uart).

Nu rmit der neuen Hardware läuft der Uart nicht. Ich gehe davon aus, 
dass es kein Problem in der Konfiguration der Software gibt (SDK). Habt 
ihr eventuell eine Vermutung, woran es liegen könnte?

Hier mal die Beschreibungen der beiden Projekte:

Altes, funktionierendes Projekt (LEDS+Uart läuft):

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

library UNISIM;
use UNISIM.VCOMPONENTS.ALL;

entity MicroBlaze_top is
  port (
    USB_1_TX : out std_logic;
    USB_1_RX : in std_logic;
    CPU_RESET : in std_logic;
    GPIO_BUTTON : in std_logic_vector(3 downto 0);
    GPIO_LED : out std_logic_vector(3 downto 0);
    SYSCLK_P : in std_logic;
    SYSCLK_N : in std_logic
  );
end MicroBlaze_top;

architecture STRUCTURE of MicroBlaze_top is

  component MicroBlaze is
    port (
      RS232_Uart_1_sout : out std_logic;
      RS232_Uart_1_sin : in std_logic;
      RESET : in std_logic;
      Push_Buttons_4Bits_TRI_I : in std_logic_vector(3 downto 0);
      LEDs_4Bits_TRI_O : out std_logic_vector(3 downto 0);
      CLK_P : in std_logic;
      CLK_N : in std_logic
    );
  end component;

 attribute BOX_TYPE : STRING;
 attribute BOX_TYPE of MicroBlaze : component is "user_black_box";

begin

  MicroBlaze_i : MicroBlaze
    port map (
      RS232_Uart_1_sout => USB_1_TX,
      RS232_Uart_1_sin => USB_1_RX,
      RESET => CPU_RESET,
      Push_Buttons_4Bits_TRI_I => GPIO_BUTTON,
      LEDs_4Bits_TRI_O => GPIO_LED,
      CLK_P => SYSCLK_P,
      CLK_N => SYSCLK_N
    );

end architecture STRUCTURE;

Neues, nur teilweise funktionierendes Projekt (Uart läuft nicht):

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

library UNISIM;
use UNISIM.VCOMPONENTS.ALL;

entity MicroBlaze_top is
  port (
    RS232_Uart_1_TX : out std_logic;
    RS232_Uart_1_RX : in std_logic;
    RESET : in std_logic;
    Push_Buttons_4Bits_TRI_I : in std_logic_vector(3 downto 0);
    LEDs_4Bits_TRI_O : out std_logic_vector(3 downto 0);
    Ethernet_Lite_TX_EN : out std_logic;
    Ethernet_Lite_TX_CLK : in std_logic;
    Ethernet_Lite_TXD : out std_logic_vector(7 downto 0);
    Ethernet_Lite_RX_ER : in std_logic;
    Ethernet_Lite_RX_DV : in std_logic;
    Ethernet_Lite_RX_CLK : in std_logic;
    Ethernet_Lite_RXD : in std_logic_vector(7 downto 0);
    Ethernet_Lite_PHY_RST_N : out std_logic;
    Ethernet_Lite_MDIO : inout std_logic;
    Ethernet_Lite_MDC : out std_logic;
    Ethernet_Lite_CRS : in std_logic;
    Ethernet_Lite_COL : in std_logic;
    CLK_P : in std_logic;
    CLK_N : in std_logic
  );
end MicroBlaze_top;

architecture STRUCTURE of MicroBlaze_top is

  component MicroBlaze is
    port (
      RS232_Uart_1_sout : out std_logic;
      RS232_Uart_1_sin : in std_logic;
      RESET : in std_logic;
      Push_Buttons_4Bits_TRI_I : in std_logic_vector(3 downto 0);
      LEDs_4Bits_TRI_O : out std_logic_vector(3 downto 0);
      Ethernet_Lite_TX_EN : out std_logic;
      Ethernet_Lite_TX_CLK : in std_logic;
      Ethernet_Lite_TXD : out std_logic_vector(3 downto 0);
      Ethernet_Lite_RX_ER : in std_logic;
      Ethernet_Lite_RX_DV : in std_logic;
      Ethernet_Lite_RX_CLK : in std_logic;
      Ethernet_Lite_RXD : in std_logic_vector(3 downto 0);
      Ethernet_Lite_PHY_RST_N : out std_logic;
      Ethernet_Lite_MDIO : inout std_logic;
      Ethernet_Lite_MDC : out std_logic;
      Ethernet_Lite_CRS : in std_logic;
      Ethernet_Lite_COL : in std_logic;
      CLK_P : in std_logic;
      CLK_N : in std_logic
    );
  end component;

 attribute BUFFER_TYPE : STRING;
 attribute BOX_TYPE : STRING;
  attribute BUFFER_TYPE of Ethernet_Lite_TX_CLK : signal is "IBUF";
  attribute BUFFER_TYPE of Ethernet_Lite_RX_CLK : signal is "IBUF";
 attribute BOX_TYPE of MicroBlaze : component is "user_black_box";

begin

  MicroBlaze_i : MicroBlaze
    port map (
      RS232_Uart_1_sout => RS232_Uart_1_TX,
      RS232_Uart_1_sin => RS232_Uart_1_RX,
      RESET => RESET,
      Push_Buttons_4Bits_TRI_I => Push_Buttons_4Bits_TRI_I,
      LEDs_4Bits_TRI_O => LEDs_4Bits_TRI_O,
      Ethernet_Lite_TX_EN => Ethernet_Lite_TX_EN,
      Ethernet_Lite_TX_CLK => Ethernet_Lite_TX_CLK,
      Ethernet_Lite_TXD => Ethernet_Lite_TXD (3 downto 0),
      Ethernet_Lite_RX_ER => Ethernet_Lite_RX_ER,
      Ethernet_Lite_RX_DV => Ethernet_Lite_RX_DV,
      Ethernet_Lite_RX_CLK => Ethernet_Lite_RX_CLK,
      Ethernet_Lite_RXD => Ethernet_Lite_RXD (3 downto 0),
      Ethernet_Lite_PHY_RST_N => Ethernet_Lite_PHY_RST_N,
      Ethernet_Lite_MDIO => Ethernet_Lite_MDIO,
      Ethernet_Lite_MDC => Ethernet_Lite_MDC,
      Ethernet_Lite_CRS => Ethernet_Lite_CRS,
      Ethernet_Lite_COL => Ethernet_Lite_COL,
      CLK_P => CLK_P,
      CLK_N => CLK_N
    );
      
   Ethernet_Lite_TXD (7 downto 4) <= "0000";
   
end architecture STRUCTURE;

Zu beachten:

Ich habe einige Signale umbenannt, z.B. USB_1_TX => RS232_Uart_1_TX, ich 
hoffe das stört nicht weiter.

Fällt hier eventuell jemandem etwas auf? Wie würdet Ihr vorgehen, um den 
Fehler zu finden?

Viele Grüße,
  Thomas

[Georg A. (georga)]

Und die neuen Namen der Toplevel-Pins stehen auch im UCF?

[Thomas (Gast)]

Die UCF habe ich auch neu angepasst, dass ist ja das verrückte :/

[Duke Scarring (Gast)]

RX und TX vertauscht?
Wie ist das Memorymapping mit dem neuen Core und wie ohne?

Duke

[Thomas (Gast)]

Ich habe heute nochmal die UCF-Datei verglichen. Alles in Ordnung. 
Vielmehr habe ich sogar nun die selbe UCF Datei verwendet und die 
Top-Level Datei angepasst => keine Verbesserung :/

Im XPS habe ich dann den EthernetLite IP-Core entfernt, ebenso in der 
Top-Level Datei (die Top-Level Datei ist nun bei beiden Projekten 
identisch und entspricht die aus meinem Anfangspost, also die erste 
davon). Leider ist das Ergebnis wie vorher. Die LEDs funktionieren in 
beiden Projekten, nur in dem 2.Projekt funktioniert die Kommunikation 
über die UART nicht.

Hättet Ihr eventuell noch einen Hinweis zur Fehlersuche? Irgendwas muss 
ich übersehen haben.


Viele Grüße,
  Thomas

[Thomas (Gast)]

Hallo Zusammen,

leider bin ich lange nicht mehr dazu gekommen, weiter an dem Projekt zu 
arbeiten.

Jetzt folgt die Auflösung, falls jemanden mal ein ähnliches Problem hat:

Die *.ucf - Datei war laut ISE bereits in einem anderem Editor geöffnet 
(obwohl nur ISE offen war!). Dies habe ich soweit immer ignoriert und 
dort meine Einträge verändert.

Diese Einträge waren jedoch nicht wirksam. Erst als ich den Fehler, dass 
die Datei in einem anderen Editor noch geöffnet sei, behoben habe, 
wurden die Einträge in der UCF-Datei wieder wirksam. Und somit hat dann 
auch alles geklappt.

Zum Problem: http://www.xilinx.com/support/answers/33960.htm

Viele Grüße,
  Thomas