Hadware/Software SPI geschwindigkeit

[Jörn (Gast)]

Hi,

ich betreibe immoment eine MMC karte am Software SPI port. Bin aber am
überlegen ob ich sie an den Hardware SPI Port anbinde.

Wieviel fach schneller ist der Hardware SPI port im vergleich zu einer
lösung in Software. Oder ist fast kein unterschied zu spüren.

MFG Jörn

[crazy horse (Gast)]

Hardware-SPI ist natürlich schneller, du kannst mit max. clk/2
ausgeben.
In Software musst du:
-Datenbyte schieben
-Datenbit ausgeben
-clk setzen
-clk rücksetzen

Das dauert auf jeden Fall ein paar Takte mehr. Ausserdem kannst du
"nebenbei" empfangen, das würde bei der Software-Lösung weitere Takte
kosten. Falls Interrupt-Betrieb, kannst du nebenbei noch was anderes
machen.

[MartinS (Gast)]

Die Aufzählung von Crazy fällt für jedes Bit an. Ich würde Schätzen min.
Faktor 20 schneller.

[Μαtthias W. (matthias)]

Hi

Faktor 20 halte ich dann doch für etwas viel. Faktor 5-7 (je nachdem ob
noch gelesen werden soll oder nicht) würde ich mal schätzen.

Matthias

[Jörn (Gast)]

Danke für eure schnellen antworten.
5-7 mal schneller ist ja schon enorm... Dann werde ich das auf
jedenfall  umbauen... vielleicht spielt mein mp3 player dann auch musik
mit nem quarz der weniger als 12 Mhz hat ;-)

[MartinS (Gast)]

Grobe Rechnung:
Hardware
-Byte holen - 1Takt
-Byte an SPI übergeben -1Takt
-Senden Starten - 1Takt

Software
-Bit Zahler setzen - 1Takt
-Byte schieben - 1Takt
-Bit ausgeben - 1Takt
-Clk stezen - 1Takt
-Clk zurücksetzene - 1Takt
-Bit Zahler dekrementieren - 1Takt
-An Anfang der Bitschleife springen - 1Takt

und das 8 mal (außer Bitzahler setzen).

[Μαtthias W. (matthias)]

Hi

@MartinS
Du machst es dir zu einfach. Bei fsys/2 als SPI-Takt bleiben gerade 16
Takte zwischen zwei Datenbytes. Das kann man sinnvollerweise nicht mehr
in einer ISR handeln da allein für den Eintritt in die ISR und Austritt
aus selbiger gleich mal 8 Takte draufgehen.

Matthias

[MartinS (Gast)]

Ja, das habe ich nicht berücksichtigt. Aber vielleich will ja Jörn nur
ein 1-Byte langes MP3 abspielen :-)

[Hagen (Gast)]

Bei fsys/2 ohne ISR's, was wohl logischer wäre und einem Code der
meistens 512 Bytes auf einmal senden/empfangen wird sieht es so aus:

1.) 1 Byte ans/vom SPI = 1 Takt
2.) 16 Takte warten dann jump 1.)

Zwischen 1.) und 2.) können nun aber andere Befehle ausgeführt
werden,zb. das nächste Datenbyte holen oder das empfangen Datenbyte
speichern, einen Zähler inkrementeren oder eine Prüfsumme über die
Daten berechnen. Man wird also minimal 16 Takte pro Byte benötigen,
macht 2 Takte pro Bit.

Bei Software SPI mit gleichem Takt dann so:

1.) Clock togglen 2 Takte
2.) datenbit setzen mit Branch 4 Takte
3.) Shift Datenbyte, 1 takt
4.) Schleife für 8 Bits, 2 Takte
5.) alle 8 Bits neues Datenbyte holen 1 Takt
6.) Zeiger für Datenbyte inkrementieren 1 Takt

macht ca. 8.4 Takte pro Bit.

Ergo HW SPI sollte mehr als 4 mal schneller sein.

Gruß Hagen